JPH0728443A - フレームメモリの制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 静止画像と動画像を混在して表示する場合、
最小限のメモリ容量でそれぞれに適したフレームメモリ
の制御を行う優れたフレームメモリの制御方法を提供す
る。 【構成】 ディスプレイ６に表示するデータを格納する
フレームメモリ１１、１２は２画面分設ける。フレーム
メモリ制御部１７はフレームメモリ１１、１２に対する
各信号を制御する。静止画像データを表示中のフレーム
メモリ１１または１２に書き込む場合、非表示中のフレ
ームメモリ１２または１１に同じデータを書き込み、動
画像データを非表示のフレームメモリ１２または１１に
書き込む場合、表示中のフレームメモリ１１または１２
には書き込みを行わないフレームメモリ制御を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タやワークステーションにおいて、表示データを格納す
るのに用いるフレームメモリの制御方法に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータやワーク
ステーションにおいて、処理結果をディスプレイに表示
する場合、表示用メモリ（以下、フレームメモリとい
う）に表示すべきデータを一旦書き込み、その後フレー
ムメモリから表示データを読み出してディスプレイに出
力するようにしている。

【０００３】図７は従来のフレームメモリの制御回路を
示す制御ブロック図である。図において、制御を行うＣ
ＰＵ１には、データを転送するバス２が接続されてお
り、バス２は表示制御部３に接続されている。表示制御
部３はフレームメモリ４とディスプレイインタフェース
５からなり、ディスプレイインタフェース５はディスプ
レイ６に接続されている。

【０００４】処理結果をディスプレイ６に表示する場
合、まずＣＰＵ１がバス２を介してデータをフレームメ
モリ４に書き込む。つぎに表示制御部３が、フレームメ
モリ４に書き込まれたデータをディスプレイインタフェ
ース５を用いてディスプレイ６の信号規定に変換してデ
ィスプレイ６に出力する。

【０００５】フレームメモリへのデータの書き込みとデ
ィスプレイに対する表示動作のやり方については、従
来、２つの方法がある。１つは前述の図７に示す例のよ
うに、フレームメモリはディスプレイの１画面分の容量
を有し、ＣＰＵによるデータの書き込み動作とフレーム
メモリからのデータの読み出し動作を非同期に行う。こ
のような制御方法は、文字や静止画像を表示する場合に
使用される。

【０００６】２つ目の方法は、動画像などを表示する場
合に使用される方法で、図８に示すようにフレームメモ
リ４を２画面分具備し、一方のフレームメモリ４ａから
データを読み出してディスプレイ６に表示しながら、他
方のフレームメモリ４ｂに新たな表示データを書き込む
ようにするものである。表示データの書き込みが終了す
ると、セレクタ７によりフレームメモリ４の機能を逆転
してデータの書き込みおよび読み出しを行う。なお図８
は他の従来例を示すブロック図である。

【０００７】

【発明が解決しようとする課題】従来は、表示する内容
に応じて前述の２つの制御方法の何かを採用していた
が、図９に示すように、動画像をマルチウィンド表示す
る場合、動画像を表示するウィンドの部分Ａは２画面分
のフレームメモリを用いて制御する必要があり、ウィン
ド以外の部分Ｂは、主に文字などの静止画像を表示する
部分であるので、この部分Ｂについては１画面分のフレ
ームメモリで制御することが適している。なお図９はウ
ィンド表示を示す説明図である。

【０００８】以上のようにフレームメモリを制御する回
路構成を図１０に示す。同図において、マルチウィンド
表示の制御回路には３つのフレームメモリ４ａ、４ｂ、
４ｃが設けられている。また、フレームメモリ４ａまた
は４ｂの表示データとフレームメモリ４ｃの表示データ
とを合成するセレクタ８と、合成する部分を図示せぬＣ
ＰＵが指定する合成指定用メモリ９が新たに必要とな
る。したがって多くのメモリが必要になるという問題が
あった。

【０００９】本発明は上記問題点に鑑みてなされたもの
で、その目的は、静止画像と動画像を混在して表示する
場合、最小限のメモリ容量でそれぞれに適したフレーム
メモリの制御を行う優れたフレームメモリの制御方法を
提供することである。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明は、表示用データを格納し、一方が表示中であ
れば他方は非表示状態である２画面分のフレームメモリ
と、前記２画面分のフレームメモリに対して表示用デー
タの書き込み、読み出しの制御を行う表示制御部とを有
し、前記表示制御部は表示中のフレームメモリおよび非
表示のフレームメモリを記憶し、非表示のフレームメモ
リにデータを書き込む場合はそのまま非表示のフレーム
メモリにデータを書き込み、表示中のフレームメモリに
データを書き込む場合は、前記表示制御部は非表示のフ
レームメモリへも前記データを書き込むようにしたもの
である。

【００１１】

【作用】上記構成を有する本発明によれば、１画面のみ
で制御可能な表示データは、表示中のフレームメモリに
対してデータを書き込みするとともに、非表示のフレー
ムメモリにも同じデータを書き込む。そして表示中のフ
レームメモリから非表示のフレームメモリに切り替える
ことにより、画像を表示する。また２画面分のフレーム
メモリが必要な画像データの場合は、非表示のフレーム
メモリにデータを書き込むので、表示中のフレームメモ
リから非表示のフレームメモリに切り替えることにより
画像を表示する。すなわち、１画面のみで制御可能な表
示データの場合も、２画面分のフレームメモリを必要と
する表示データの場合も、同一の制御で表示可能とな
る。

【００１２】

【実施例】以下、本発明に係る実施例を図面にしたがっ
て説明する。なお各図面に共通する要素には同一の符号
を付す。図１は本発明に係る第１実施例の表示制御回路
を示すブロック図であり、まず第１実施例について説明
する。

【００１３】図１において、２つのフレームメモリ１
１、１２は、表示データを格納するもので、それぞれ１
画面分の容量を有する。これらのフレームメモリ１１、
１２はバス２およびデータバス１３を介してＣＰＵ１に
接続されており、ＣＰＵ１は、フレームメモリ１１、１
２に対して読み出し、書き込みが可能である。フレーム
メモリ１１、１２はセレクタ１４に接続され、セレクタ
１４に対して表示データを出力する。セレクタ１４は、
フレームメモリ１１の出力ｂかフレームメモリ１２の出
力ｃの何かを選択するとともに、選択した出力をディス
プレイインタフェース５を介してディスプレイ６に送
る。

【００１４】データバス１３にはレジスタ１５が接続さ
れ、レジスタ１５には同期回路１６が接続されている。
同期回路１６はセレクタ１４およびフレームメモリ制御
部１７に接続されている。同期回路１６は、ＣＰＵ１の
指示によって設定されたレジスタ１５の出力を、ディス
プレイの同期信号ｅを用いて同期した信号ｄを出力す
る。この信号ｄがセレクタ１４を制御する信号となる。
信号ｄが“０”のときフレームメモリ１１の内容が表示
され、信号ｄが“１”のときフレームメモリ１２の内容
が表示される。

【００１５】フレームメモリ制御部１７は、バス２を介
してＣＰＵ１に接続され、またフレームメモリ１１、１
２に接続されている。フレームメモリ制御部１７は、信
号ｄによるフレームメモリ１１、１２の表示、非表示状
態と、ＣＰＵ１からのアクセスを示す制御信号およびメ
モリアドレスとを参照し、フレームメモリ制御信号ｇを
生成する。

【００１６】次にフレームメモリ１１、１２とフレーム
メモリ制御部１７との関係について図２により詳細に説
明する。図２は第１実施例の要部を示すブロック図であ
る。図２において、信号ｈ、信号ｉはＣＰＵ１から指定
されたアドレス信号であり、信号ｈは１画面分のフレー
ムメモリの中の位置を表すＡ０〜Ａｎ−１である。信号
Ｉは、ＣＰＵ１がアクセスするフレームメモリが表示中
のメモリがまたは非表示のメモリかを示すアドレス信号
Ａｎであり、Ａｎが“０”のとき表示中のフレームメモ
リへのアクセスを示し、Ａｎが“１”のとき非表示のフ
レームメモリへのアクセスを示す。

【００１７】信号ｊ，信号ｋはバス２からの制御信号で
あり、信号ｊはフレームメモリのアクセスを示す信号
“ＡＣＣ”である。信号ｋはフレームメモリに対する読
み出しか書き込みかを示す“Ｒ／Ｗ”であり、“０”の
とき書き込み、“１”のとき読み出しを示す。信号ｒは
フレームメモリへのアクセスが終了したことを示す信号
“ＲＤＹ”である。信号ｍはフレームメモリへのアドレ
ス信号であり、Ａ０〜Ａｎ−１より生成する。信号ｎは
フレームメモリ１１への読み出し信号Ｒ０、信号ｏはフ
レームメモリ１１への書き込み信号Ｗ０であり、信号ｐ
はフレームメモリ１２への読み出し信号Ｒ１、信号ｑは
フレームメモリ１２への書き込み信号Ｗ１である。

【００１８】ＣＰＵ１からフレームメモリ１１、１２に
アクセスした場合のフレームメモリ制御部１７の論理動
作を表１に示す。

【００１９】

【表１】

【００２０】表１に示すように、ケース１からケース３
では、フレームメモリ制御部１７で記憶している信号ｄ
およびバス２からの信号ｉ、信号ｋを参照し、信号ｎ、
ｏ、ｐ、ｑの何かの信号を有効とする。ケース４は、Ｃ
ＰＵ１から表示中のフレームメモリに書き込みを行う場
合であり、この場合フレームメモリ１１に対する書き込
み信号ｏとフレームメモリ１２に対する書き込み信号ｑ
の両方を有効とする。これにより両方のフレームメモリ
１１、１２に同じデータが書き込まれる。

【００２１】図３は上述のケース４の場合の動作を示す
タイミングチャートである。図３において、イのタイミ
ングで信号ｍのアドレスを有効とし、バス２からのアク
セス信号ｊが有効なロのタイミングで、フレームメモリ
１１および１２への書き込み信号ｏおよびｑを有効とす
る。このとき、データバス１３に指定されたデータがフ
レームメモリ１１および１２の両方に書き込まれる。

【００２２】ハのタイミングはデータの書き込み終了時
を示し、このとき信号ｒが有効となり、次にニのタイミ
ングで信号ｊが無効となり、ホおよびへのタイミングで
各信号が無効状態になる。

【００２３】次にＣＰＵ１からのフレームメモリ制御に
ついて説明する。図４はＣＰＵ１からのメモリ空間を示
す。図において、Ａは現在表示中のフレームメモリにア
クセスする空間であり、フレームメモリ１１、１２の何
かが表示されていてもこの空間を使用してメモリアクセ
スする。Ｂは非表示のフレームメモリをアクセスする空
間であり、Ａと同様に、何れのフレームメモリが非表示
であるかは関係しない。メモリアドレスはＡ０〜Ａｎを
使用する。たとえば、１画面分のフレームメモリ容量が
２５６キロバイトの場合は、ｎ＝８であり、Ａ０〜Ａ７
にて１画面内のメモリアドレスを指定し、Ａ８にてＡま
たはＢの何かを特定する。

【００２４】したがって、Ａの空間でメモリに書き込む
場合、必ず両方のフレームメモリにデータが書き込まれ
るので、フレームメモリは１つしかないように制御でき
る。一方、ディスプレイの垂直更新時期に同期して表示
データを更新する場合は、Ｂの空間を用いてフレームメ
モリに書き込み、その後フレームメモリの表示、非表示
を反転することにより実現できる。

【００２５】次に本発明に係る第２実施例のフレームメ
モリ制御方法を図５および図６にしたがって説明する。
図５は第２実施例の要部を示すブロック図、図６は第２
実施例の動作を示すタイミングチャートである。

【００２６】図５において、２画面分のフレームメモリ
はｎ＋１本のメモリアドレス信号で指定され、ＭＡ０〜
ＭＡｎで示す。したがって、書き込み、読み出し用の制
御信号は、信号ｎと信号ｏのそれぞれ１本ずつであり、
“ＲＤ”、“ＷＲ”で示す。その他の構成は前記第１実
施例と同様である。

【００２７】第２実施例におけるフレームメモリ制御部
の論理動作を表２に示す。

【００２８】

【表２】

【００２９】表２において、前述のように第２実施例で
は、読み出し信号、書き込み信号がそれぞれ１本しかな
いので、アドレスの出力信号（ｍ）のＭＡｎを制御する
ことにより信号ｎまたは信号ｏを有効にする。そしてケ
ース４においては、書き込み動作を２回有効とすること
により、フレームメモリ１１および１２の両方に書き込
みを行う。

【００３０】図６は表２のケース４の書き込み動作を２
回行うタイミング制御動作を示す。図６において、トの
タイミングでフレームメモリ１１または１２に対して１
回目の書き込みを完了してアドレスＭＡｎを変化させ、
チのタイミングでフレームメモリ１２または１１に対し
て書き込みを開始する。そして２回目の書き込みが終了
するリのタイミングで、動作終了を示す信号ｒが有効と
なる。

【００３１】

【発明の効果】以上詳細に説明したように本発明によれ
ば、１画面分のフレームメモリで表示可能な画像データ
と２画面分のフレームメモリを必要とする画像データを
混在して１つのディスプレイに表示する場合に、１画面
分のフレームメモリで表示可能な画像データを表示中の
フレームメモリに書き込むとき非表示のフレームメモリ
へも書き込むことにしたので、２画面分のフレームメモ
リを必要とする画像データを表示する場合と同様の制御
で表示可能となる。したがって２画面分の容量のフレー
ムメモリで、即ち最小限のフレームメモリ容量で、しか
も従来と同様の制御で、混在表示が可能となる。

【図面の簡単な説明】

【図１】本発明に係る第１実施例を示すブロック図であ
る。

【図２】第１実施例の要部を示すブロック図である。

【図３】第１実施例の動作を示すタイミングチャートで
ある。

【図４】第１実施例のメモリ空間を示す説明図である。

【図５】第２実施例の要部を示すブロック図である。

【図６】第２実施例の動作を示すタイミングチャートで
ある。

【図７】従来のフレームメモリ制御回路を示すブロック
図である。

【図８】他の従来例を示すブロック図である。

【図９】ウィンド表示を示す説明図である。

【図１０】従来のマルチウィンド表示の制御回路を示す
ブロック図である。

【符号の説明】

１ ＣＰＵ ６ ディスプレイ １１、１２ フレームメモリ １７ フレームメモリ制御回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 1/60 Ｇ０９Ｇ 5/14 Ｅ 8121−5Ｇ 5/36 ５３０ Ｆ 8121−5Ｇ Ｅ 8121−5Ｇ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表示用データを格納し、一方が表示中で
   あれば他方は非表示状態である２画面分のフレームメモ
   リと、 前記２画面分のフレームメモリに対して表示用データの
   書き込み、読み出しの制御を行う表示制御部とを有し、 前記表示制御部は表示中のフレームメモリおよび非表示
   のフレームメモリを記憶し、 非表示のフレームメモリにデータを書き込む場合はその
   まま非表示のフレームメモリにデータを書き込み、 表示中のフレームメモリにデータを書き込む場合は、前
   記表示制御部は非表示のフレームメモリへも前記データ
   を書き込むことを特徴とするフレームメモリの制御方
   法。
2. 【請求項２】 前記表示制御部は表示中のフレームメモ
   リにデータを書き込む場合、表示中のフレームメモリと
   非表示のフレームメモリに同時に書き込む請求項１記載
   のフレームメモリの制御方法。
3. 【請求項３】 前記表示制御部は表示中のフレームメモ
   リにデータを書き込む場合、表示中のフレームメモリと
   非表示のフレームメモリに段階的に書き込む請求項１記
   載のフレームメモリの制御方法。