JPH0728485A - アラーム装置 - Google Patents
アラーム装置Info
- Publication number
- JPH0728485A JPH0728485A JP19554993A JP19554993A JPH0728485A JP H0728485 A JPH0728485 A JP H0728485A JP 19554993 A JP19554993 A JP 19554993A JP 19554993 A JP19554993 A JP 19554993A JP H0728485 A JPH0728485 A JP H0728485A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- buzzer
- logic circuit
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Emergency Alarm Devices (AREA)
Abstract
(57)【要約】
【目的】 １個のブザーで複数の音や、音のパターンで
表現するアラーム装置を提供すること。 【構成】 発振周波数の異なる二個の発振器１，２と、
この２個の発振器１，２に個別に対応して装備され，別
に入力される制御信号に基づいて作動し指定された回数
分だけ対応する発振器出力を分周する二個の分周回路
３，４と、この各二個の分周回路３，４の内の一の分周
回路３又は４の出力を外部指令によって選択する論理回
路１１と、この論理回路１１の出力に応じて作動し当該
出力周波数に応じて異なった音程の振動音を出力するブ
ザー１３とを備えている。
表現するアラーム装置を提供すること。 【構成】 発振周波数の異なる二個の発振器１，２と、
この２個の発振器１，２に個別に対応して装備され，別
に入力される制御信号に基づいて作動し指定された回数
分だけ対応する発振器出力を分周する二個の分周回路
３，４と、この各二個の分周回路３，４の内の一の分周
回路３又は４の出力を外部指令によって選択する論理回
路１１と、この論理回路１１の出力に応じて作動し当該
出力周波数に応じて異なった音程の振動音を出力するブ
ザー１３とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、アラーム装置に係り、
とくに複数のブザー音等を発生させるプリンタ装置用と
して好適なアラーム装置に関する。
とくに複数のブザー音等を発生させるプリンタ装置用と
して好適なアラーム装置に関する。
【０００２】
【従来の技術】従来より、プリンタ装置は、一種類のブ
ザー音でプリンタ装置の状態，例えばエラー状態や使用
可能な状態，又は状態の変化をアラームとして表現して
いる（例えば特開昭６２−２１６７６８号公報）。
ザー音でプリンタ装置の状態，例えばエラー状態や使用
可能な状態，又は状態の変化をアラームとして表現して
いる（例えば特開昭６２−２１６７６８号公報）。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
プリンタ装置のブザー音は一種類しか発生しないため、
ブザー音の発生時におけるプリンタ装置の状態は、プリ
ンタ装置の表示部を見るまで区別ができないという不都
合があった。他の警報システムにあっても、同様のもの
が多い。
プリンタ装置のブザー音は一種類しか発生しないため、
ブザー音の発生時におけるプリンタ装置の状態は、プリ
ンタ装置の表示部を見るまで区別ができないという不都
合があった。他の警報システムにあっても、同様のもの
が多い。
【０００４】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに１個のブザーで複数の音や、音のパタ
ーンで表現するアラーム装置を提供することを、その目
的とする。
を改善し、とくに１個のブザーで複数の音や、音のパタ
ーンで表現するアラーム装置を提供することを、その目
的とする。
【０００５】
【課題を解決するための手段】本発明では、発振周波数
の異なるｎ個の発振器と、このｎ個の発振器に個別に対
応して装備され，別に入力される制御信号に基づいて作
動し指定された回数分だけ対応する発振器出力を分周す
るｎ個の分周回路と、この各ｎ個の分周回路の内の一の
分周回路出力を外部指令によって選択する論理回路と、
この論理回路の出力に応じて作動し当該出力周波数に応
じて異なった音程の振動音を出力するブザーとを備えて
いる、という構成を採っている。これによって前述した
目的を達成しようとするものである。
の異なるｎ個の発振器と、このｎ個の発振器に個別に対
応して装備され，別に入力される制御信号に基づいて作
動し指定された回数分だけ対応する発振器出力を分周す
るｎ個の分周回路と、この各ｎ個の分周回路の内の一の
分周回路出力を外部指令によって選択する論理回路と、
この論理回路の出力に応じて作動し当該出力周波数に応
じて異なった音程の振動音を出力するブザーとを備えて
いる、という構成を採っている。これによって前述した
目的を達成しようとするものである。
【０００６】
【作 用】発振器１及び発振器２は、それぞれ発振周波
数が異なり、分周回路３及び分周回路４の入力信号とし
て出力する。分周回路３及び分周回路４は、発振器１及
び発振器２からの入力信号を、ＣＰＵなどにより制御さ
れる周波数決定信号５及び６で指定された回数を分周し
出力する。この分周回路３，４の出力信号１４及び１５
は、論理回路１１に入力される。
数が異なり、分周回路３及び分周回路４の入力信号とし
て出力する。分周回路３及び分周回路４は、発振器１及
び発振器２からの入力信号を、ＣＰＵなどにより制御さ
れる周波数決定信号５及び６で指定された回数を分周し
出力する。この分周回路３，４の出力信号１４及び１５
は、論理回路１１に入力される。
【０００７】論理回路１１は、ＣＰＵなどにより制御さ
れる音声パターン信号１２によって分周回路の出力信号
１４または１５のどちらか一方の出力が入力周波数によ
って音程の変化するブザー１３に対して有効となるよう
にする。周波数決定信号５及び６で音の高さ（音程）を
制御し、音声パターン信号１２で音のパターンが制御さ
れる。
れる音声パターン信号１２によって分周回路の出力信号
１４または１５のどちらか一方の出力が入力周波数によ
って音程の変化するブザー１３に対して有効となるよう
にする。周波数決定信号５及び６で音の高さ（音程）を
制御し、音声パターン信号１２で音のパターンが制御さ
れる。
【０００８】
【実施例】以下、本発明の一実施例を図１乃至図２に基
づいて説明する。この図１乃至図２に示す実施例は、発
振周波数の異なる二個の発振器１，２と、この２個の発
振器１，２に個別に対応して装備され，別に入力される
制御信号に基づいて作動し指定された回数分だけ対応す
る発振器出力を分周する二個の分周回路３，４と、この
各二個の分周回路３，４の内の一の分周回路３又は４の
出力を外部指令によって選択する論理回路１１と、この
論理回路１１の出力に応じて作動し当該出力周波数に応
じて異なった音程の振動音を出力するブザー１３とを備
えている。
づいて説明する。この図１乃至図２に示す実施例は、発
振周波数の異なる二個の発振器１，２と、この２個の発
振器１，２に個別に対応して装備され，別に入力される
制御信号に基づいて作動し指定された回数分だけ対応す
る発振器出力を分周する二個の分周回路３，４と、この
各二個の分周回路３，４の内の一の分周回路３又は４の
出力を外部指令によって選択する論理回路１１と、この
論理回路１１の出力に応じて作動し当該出力周波数に応
じて異なった音程の振動音を出力するブザー１３とを備
えている。
【０００９】論理回路１１は、二個の分周回路３，４の
各々に入力される制御信号により前述したブザー１３の
振動周波数を特定すると共に、別に入力される外部指令
によって異なったパターンのブザー信号を出力する機能
を備えている。
各々に入力される制御信号により前述したブザー１３の
振動周波数を特定すると共に、別に入力される外部指令
によって異なったパターンのブザー信号を出力する機能
を備えている。
【００１０】これを更に詳述すると、図１に本実施例に
おけるプリンタ装置のブザー回路を示す。この図１の本
実施例では、発振器が２個用いられているが、３個以上
出会ってもよい。
おけるプリンタ装置のブザー回路を示す。この図１の本
実施例では、発振器が２個用いられているが、３個以上
出会ってもよい。
【００１１】発振器１及び発振器２は、それぞれ発振周
波数が異なり、分周回路３及び分周回路４の入力信号と
して出力する。分周回路３及び分周回路４は、発振器１
及び発振器２からの入力信号を、ＣＰＵなどにより制御
される周波数決定信号５及び６で指定された回数を分周
し出力する。この分周回路３，４の出力信号１４及び１
５は、１個のＮＯＴ回路８と、３個のＮＡＮＤ回路７，
９及び１０で構成される論理回路１１に入力される。
波数が異なり、分周回路３及び分周回路４の入力信号と
して出力する。分周回路３及び分周回路４は、発振器１
及び発振器２からの入力信号を、ＣＰＵなどにより制御
される周波数決定信号５及び６で指定された回数を分周
し出力する。この分周回路３，４の出力信号１４及び１
５は、１個のＮＯＴ回路８と、３個のＮＡＮＤ回路７，
９及び１０で構成される論理回路１１に入力される。
【００１２】論理回路１１は、ＣＰＵなどにより制御さ
れる音声パターン信号１２によって分周回路の出力信号
１４または１５のどちらか一方の出力が入力周波数によ
って音程の変化するブザー１３に対して有効となるよう
にする。周波数決定信号５及び６で音の高さ（音程）を
制御し、音声パターン信号１２で音のパターンが制御さ
れる。
れる音声パターン信号１２によって分周回路の出力信号
１４または１５のどちらか一方の出力が入力周波数によ
って音程の変化するブザー１３に対して有効となるよう
にする。周波数決定信号５及び６で音の高さ（音程）を
制御し、音声パターン信号１２で音のパターンが制御さ
れる。
【００１３】例えば図２のように、分周回路３の出力信
号１４の波形がａ）で、分周回路４の出力信号１５の波
形がｂ）で、論理回路１１に入力する音声パターン信号
１２がｃ）ならば、ブザー１３に入力する信号１６の波
形はｄ）となる。このように、入力周波数によって音程
の変化するブザー１３の発振音の音程及び音のパターン
が変化する。
号１４の波形がａ）で、分周回路４の出力信号１５の波
形がｂ）で、論理回路１１に入力する音声パターン信号
１２がｃ）ならば、ブザー１３に入力する信号１６の波
形はｄ）となる。このように、入力周波数によって音程
の変化するブザー１３の発振音の音程及び音のパターン
が変化する。
【００１４】ここで、上記図１に示す実施例では、発振
器及び分周回路をそれぞれ二個の場合について例示した
が、３個以上の複数個（ｎ個）であってもよい。この場
合、論理回路１１も、この３個以上の複数個（ｎ個）に
対応したものとしてもよい。
器及び分周回路をそれぞれ二個の場合について例示した
が、３個以上の複数個（ｎ個）であってもよい。この場
合、論理回路１１も、この３個以上の複数個（ｎ個）に
対応したものとしてもよい。
【００１５】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、１個のブザーを用いて複数の音を
発生させることができるため、ブザー音発生時における
装置の状態が音色等により判別することができるという
従来にない優れたアラーム装置を提供することができ
る。
ので、これによると、１個のブザーを用いて複数の音を
発生させることができるため、ブザー音発生時における
装置の状態が音色等により判別することができるという
従来にない優れたアラーム装置を提供することができ
る。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を示すタイミングチャートである。
１，２ 発振器 ３，４ 分周回路 １１ 論理回路 １３ ブザー
Claims (2)
- 【請求項１】 発振周波数の異なるｎ個の発振器と、こ
のｎ個の発振器に個別に対応して装備され，別に入力さ
れる制御信号に基づいて作動し指定された回数分だけ対
応する発振器出力を分周するｎ個の分周回路と、この各
ｎ個の分周回路の内の一の分周回路出力を外部指令によ
って選択する論理回路と、この論理回路の出力に応じて
作動し当該出力周波数に応じて異なった音程の振動音を
出力するブザーとを備えていることを特徴としたアラー
ム装置。 - 【請求項２】 前記論理回路が、前記ｎ個の分周回路の
各々に入力される制御信号により前記ブザーの振動周波
数を特定すると共に、別に入力される外部指令によって
異なったパターンのブザー信号を出力する機能を備えて
いることを特徴とした請求項１記載のアラーム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19554993A JPH0728485A (ja) | 1993-07-13 | 1993-07-13 | アラーム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19554993A JPH0728485A (ja) | 1993-07-13 | 1993-07-13 | アラーム装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728485A true JPH0728485A (ja) | 1995-01-31 |
Family
ID=16342953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19554993A Pending JPH0728485A (ja) | 1993-07-13 | 1993-07-13 | アラーム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750759B2 (en) | 1999-12-07 | 2004-06-15 | Nec Infrontia Corporation | Annunciatory signal generating method and device for generating the annunciatory signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325800A (en) * | 1976-08-23 | 1978-03-09 | Kazuhiko Terada | Container for disposing low level radioactive waste in deep sea |
-
1993
- 1993-07-13 JP JP19554993A patent/JPH0728485A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325800A (en) * | 1976-08-23 | 1978-03-09 | Kazuhiko Terada | Container for disposing low level radioactive waste in deep sea |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750759B2 (en) | 1999-12-07 | 2004-06-15 | Nec Infrontia Corporation | Annunciatory signal generating method and device for generating the annunciatory signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020079943A1 (en) | Digital clock generator circuit with built-in frequency and duty cycle control | |
| JPH0728485A (ja) | アラーム装置 | |
| US4135423A (en) | Automatic rhythm generator | |
| US4515057A (en) | Musical sound wave generating circuit for electronic musical instrument | |
| JPS588000B2 (ja) | ジドウリズムエンソウソウチ | |
| JPH02253409A (ja) | 警報音制御方式 | |
| JP2963784B2 (ja) | デジタル音源回路 | |
| JPH026480Y2 (ja) | ||
| JP2786455B2 (ja) | リンギング音発生回路 | |
| JP2557703B2 (ja) | モード設定回路 | |
| JPS59171436U (ja) | 可変周波数発生装置 | |
| KR20220061710A (ko) | Pll에 의한 주파수 변조를 이용한 연주 장치 및 그 제어 방법 | |
| JPH0868877A (ja) | 発音装置 | |
| JPS63240211A (ja) | クロツク信号発生装置 | |
| JPH09128221A (ja) | 信号処理装置 | |
| JPH0561561A (ja) | マイクロプロセツサ | |
| JPH05130391A (ja) | デイザ発生装置 | |
| JPH114160A (ja) | クロック分周回路 | |
| JPH01189712A (ja) | クロックパターン制御方式 | |
| JPH06222786A (ja) | マルチデジタル音源回路 | |
| JPH042133U (ja) | ||
| JPS59212896A (ja) | アラ−ム音発生装置 | |
| JPS63148298A (ja) | 電子サイレン | |
| JPS63214799A (ja) | ブザ−制御装置 | |
| JPS5941589B2 (ja) | 自動リズム演奏装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961015 |