JPH0728736Y2 - 電圧−周波数変換回路 - Google Patents
電圧−周波数変換回路Info
- Publication number
- JPH0728736Y2 JPH0728736Y2 JP14119488U JP14119488U JPH0728736Y2 JP H0728736 Y2 JPH0728736 Y2 JP H0728736Y2 JP 14119488 U JP14119488 U JP 14119488U JP 14119488 U JP14119488 U JP 14119488U JP H0728736 Y2 JPH0728736 Y2 JP H0728736Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- capacitor
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000007599 discharging Methods 0.000 claims description 14
- 230000010354 integration Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、電圧制御により周波数発振を行なう電圧−周
波数変換回路に関するものである。
波数変換回路に関するものである。
従来において、電圧−周波数変換回路（以下Ｖ−Ｆ変換
回路と称す）としては、第３図に示す回路が提案されて
いる。図において、Ａは積分回路であって、１は演算増
幅器、C1は積分用コンデンサで、一端は演算増幅器１の
反転入力端子に、他端は出力端子に接続される。R1は入
力電圧VINより電流を供給する充電用抵抗にして、演算
増幅器１の反転入力端子に接続される。
回路と称す）としては、第３図に示す回路が提案されて
いる。図において、Ａは積分回路であって、１は演算増
幅器、C1は積分用コンデンサで、一端は演算増幅器１の
反転入力端子に、他端は出力端子に接続される。R1は入
力電圧VINより電流を供給する充電用抵抗にして、演算
増幅器１の反転入力端子に接続される。
R2はコンデンサC1に蓄積された電荷の放電用抵抗で、一
端は演算増幅器１の反転入力端子に、他端は後述するト
ランジスタ３のコレクタに接続される。R3及びR4は直列
に接続され、入力電圧VINを分圧することにより基準電
圧R4／（R3＋R4）を演算増幅器１の非反転入力端子に供
給する抵抗である。
端は演算増幅器１の反転入力端子に、他端は後述するト
ランジスタ３のコレクタに接続される。R3及びR4は直列
に接続され、入力電圧VINを分圧することにより基準電
圧R4／（R3＋R4）を演算増幅器１の非反転入力端子に供
給する抵抗である。
Ｂはコンパレータであって、２は演算増幅器、R5は演算
増幅器１の出力を演算増幅器２の反転入力端子に供給す
る抵抗、R7及びR8は演算増幅器２の非反転入力端子に比
較電位を与える抵抗、R6は演算増幅器２の出力端子より
非反転入力端子に接続され、ヒステリシスを与える抵抗
である。
増幅器１の出力を演算増幅器２の反転入力端子に供給す
る抵抗、R7及びR8は演算増幅器２の非反転入力端子に比
較電位を与える抵抗、R6は演算増幅器２の出力端子より
非反転入力端子に接続され、ヒステリシスを与える抵抗
である。
Ｃは放電回路であって、３は放電用トランジスタ、R9は
演算増幅器２の出力をトランジスタ３のベースに供給す
る抵抗である。
演算増幅器２の出力をトランジスタ３のベースに供給す
る抵抗である。
而して、前記した構成においてその動作を第４図を用い
説明するに、入力電圧VINが印加されると、演算増幅器
１の反転入力端子電圧（以下V1 -と称す）は非反転入力
端子電圧（以下V1 +と称す）より低いレベルであるた
め、演算増幅器１の出力電圧（以下V0と称す）はHiレベ
ルとなり、演算増幅器２の出力電圧（以下VOUTと称す）
はLowレベルとなる。このため、放電用トランジスタ３
はOFFの状態を維持する。
説明するに、入力電圧VINが印加されると、演算増幅器
１の反転入力端子電圧（以下V1 -と称す）は非反転入力
端子電圧（以下V1 +と称す）より低いレベルであるた
め、演算増幅器１の出力電圧（以下V0と称す）はHiレベ
ルとなり、演算増幅器２の出力電圧（以下VOUTと称す）
はLowレベルとなる。このため、放電用トランジスタ３
はOFFの状態を維持する。
更に、コンデンサC1に電荷が蓄積され、演算増幅器１の
（V1 -）が（V1 +）のレベルを超えると演算増幅器１の出
力電圧V0はLowレベルに変化し、演算増幅器２の反転入
力端子電圧が非反転入力端子電圧より低いレベルとなる
ため演算増幅器２の出力電圧VOUTはHiレベルとなる。こ
のため、放電用トランジスタ３がON状態となり、抵抗R2
を通してコンデンサC1に蓄積された電荷を放電し始め
る。この放電により、演算増幅器１の（V1 -）が（V1 +）
より低いレベルになると、再び演算増幅器１の出力電圧
V0はHiレベルとなり、演算増幅器２の出力電圧VOUTがLo
wレベルとなり、トランジスタ３がOFFとなって再びコン
デンサC1は充電を始める。
（V1 -）が（V1 +）のレベルを超えると演算増幅器１の出
力電圧V0はLowレベルに変化し、演算増幅器２の反転入
力端子電圧が非反転入力端子電圧より低いレベルとなる
ため演算増幅器２の出力電圧VOUTはHiレベルとなる。こ
のため、放電用トランジスタ３がON状態となり、抵抗R2
を通してコンデンサC1に蓄積された電荷を放電し始め
る。この放電により、演算増幅器１の（V1 -）が（V1 +）
より低いレベルになると、再び演算増幅器１の出力電圧
V0はHiレベルとなり、演算増幅器２の出力電圧VOUTがLo
wレベルとなり、トランジスタ３がOFFとなって再びコン
デンサC1は充電を始める。
一般に、この種のＶ−Ｆ変換回路において、充電時間を
t1、放電時間をt2、充電電流をIc、放電電流をId，ヒス
テリシス幅をVTHとすると、次の式が成り立つ。
t1、放電時間をt2、充電電流をIc、放電電流をId，ヒス
テリシス幅をVTHとすると、次の式が成り立つ。
t1＝C1・VTH／Ic t2＝C1・VTH／Id ここに、Ic＝VIN／（2R1） Id＝（VIN/2） ×（1/R2−1/R1） VTH＝〔R7R8／（R7R8＋R6）〕 ×（VOH−VOL） 但し、R3＝R4，R1＞R2 VOH及びVOLは演算増幅器２の出力がHiのときとLowのと
きの飽和出力電圧であり、VOH及びVOLと抵抗R6の大きさ
によって演算増幅器２の非反転入力端子の電位が変化
し、この電位の差をVthとしており、このVthは、詳細な
計算式を省略しているが上式のようになる。
きの飽和出力電圧であり、VOH及びVOLと抵抗R6の大きさ
によって演算増幅器２の非反転入力端子の電位が変化
し、この電位の差をVthとしており、このVthは、詳細な
計算式を省略しているが上式のようになる。
コンパレータＢの出力が放電回路Ｃを通じて積分回路Ａ
の積分用コンデンサC1の放電を制御しているので、積分
回路Ａの出力はVthの電位差で充放電を繰り返し、ヒス
テリシス幅Vthは積分回路Ａの充放電振幅を規定するも
のである。
の積分用コンデンサC1の放電を制御しているので、積分
回路Ａの出力はVthの電位差で充放電を繰り返し、ヒス
テリシス幅Vthは積分回路Ａの充放電振幅を規定するも
のである。
また、発振周波数ｆは次式で与えられる。
ｆ＝1/（t1＋t2） 〔考案が解決しようとする課題〕 ところで、前記したＶ−Ｆ変換回路にあっては、一般的
にはコンデンサC1が小さく、発振周波数も高いため、コ
ンデンサC1における充放電時間は余り問題とならない
が、発振周波数を低く設定した場合にはコンデンサC1の
値が比較的大きな値となり、このため入力電圧VINのレ
ベル変化（例えば減少方向）の割合が放電時間t2に比べ
て速く、大きい場合には、積分回路Ａの基準電圧V1 +は
入力電圧VINに追従するが、（V1 -）は変化前の高いレベ
ルの入力電圧VINにより蓄積されたコンデンサC1の電荷
の放電のため、変化後低い入力電圧VINによる（V1 -）に
達する時間が長くなり、追従性が悪くなる。
にはコンデンサC1が小さく、発振周波数も高いため、コ
ンデンサC1における充放電時間は余り問題とならない
が、発振周波数を低く設定した場合にはコンデンサC1の
値が比較的大きな値となり、このため入力電圧VINのレ
ベル変化（例えば減少方向）の割合が放電時間t2に比べ
て速く、大きい場合には、積分回路Ａの基準電圧V1 +は
入力電圧VINに追従するが、（V1 -）は変化前の高いレベ
ルの入力電圧VINにより蓄積されたコンデンサC1の電荷
の放電のため、変化後低い入力電圧VINによる（V1 -）に
達する時間が長くなり、追従性が悪くなる。
第４図に入力電圧VINの電圧波形（ａ）に対する出力電
圧VOUTの電圧波形（ｂ）を示す。この出力波形（ｂ）の
t0の部分が入力電圧VINの急激な変化に追従できないこ
とを示している。この現象は入力電圧VINが増加方向へ
急激に変化する場合でも同様である。以上の如く、従来
のＶ−Ｆ変換回路においては、急激な入力電圧の変化に
対してはＶ−Ｆ変換機能が充分に働かないという問題点
があった。
圧VOUTの電圧波形（ｂ）を示す。この出力波形（ｂ）の
t0の部分が入力電圧VINの急激な変化に追従できないこ
とを示している。この現象は入力電圧VINが増加方向へ
急激に変化する場合でも同様である。以上の如く、従来
のＶ−Ｆ変換回路においては、急激な入力電圧の変化に
対してはＶ−Ｆ変換機能が充分に働かないという問題点
があった。
本考案は、前記のような従来のＶ−Ｆ変換回路の問題点
を除去するためになされたもので、その目的とするとこ
ろは、低い発振周波数を得ると共に入力電圧VINの急激
な変化に対しても追従性が良く、周波数変換が効率良く
行なわれるＶ−Ｆ変換回路を提供することにある。
を除去するためになされたもので、その目的とするとこ
ろは、低い発振周波数を得ると共に入力電圧VINの急激
な変化に対しても追従性が良く、周波数変換が効率良く
行なわれるＶ−Ｆ変換回路を提供することにある。
上記目的を達成するため本考案により成された電圧−周
波数変換回路は、演算増幅器１と、該演算増幅器の反転
入力端子に一端が、出力端子に他端がそれぞれ接続され
た積分用コンデンサC1と、該積分用コンデンサC1の一端
に接続され入力電圧VINによる充電電流を前記積分用コ
ンデンサC1に供給する充電用抵抗R1と、前記入力電圧V
INを分圧した基準電圧を前記演算増幅器の非反転入力端
子に供給する抵抗R3及びR4とを有し、前記積分用コンデ
ンサC1が前記基準電圧以上に充電されると前記演算増幅
器１の出力が反転する積分回路Ａと、前記積分回路Ａの
出力が反転入力端子に接続された演算増幅器２と、該演
算増幅器２の非反転端子に比較電位を与える手段R7及び
R8と、比較電位を演算増幅器２の出力に応じて変化させ
てヒステリシスを与える手段R6とを有し、反転入力端子
の電圧が非反転入力端子より小さくなると出力が反転す
るコンパレータＢと、前記コンパレータＢの出力により
オン・オフ制御されるスイッチング手段３と、該スイッ
チング手段３と前記積分用コンデンサC1の一端との間に
制御された放電用抵抗R2とを有し、前記スイッチング手
段３のオンにより前記積分用コンデンサC1の充電電荷を
放電させる放電回路Ｃとを備え、前記抵抗R4と並列にコ
ンデンサC2を接続すると共に、前記コンデンサC2の前記
抵抗R3を通じての充電時定数及び前記抵抗R4を通じての
放電時定数を、前記積分用コンデンサC1の抵抗R1を通じ
ての充電時定数及び抵抗R2を通じての放電時定数とにそ
れぞれ略等しくして、前記基準電圧が入力電圧VINに追
従して変化するようにしたことを特徴としている。
波数変換回路は、演算増幅器１と、該演算増幅器の反転
入力端子に一端が、出力端子に他端がそれぞれ接続され
た積分用コンデンサC1と、該積分用コンデンサC1の一端
に接続され入力電圧VINによる充電電流を前記積分用コ
ンデンサC1に供給する充電用抵抗R1と、前記入力電圧V
INを分圧した基準電圧を前記演算増幅器の非反転入力端
子に供給する抵抗R3及びR4とを有し、前記積分用コンデ
ンサC1が前記基準電圧以上に充電されると前記演算増幅
器１の出力が反転する積分回路Ａと、前記積分回路Ａの
出力が反転入力端子に接続された演算増幅器２と、該演
算増幅器２の非反転端子に比較電位を与える手段R7及び
R8と、比較電位を演算増幅器２の出力に応じて変化させ
てヒステリシスを与える手段R6とを有し、反転入力端子
の電圧が非反転入力端子より小さくなると出力が反転す
るコンパレータＢと、前記コンパレータＢの出力により
オン・オフ制御されるスイッチング手段３と、該スイッ
チング手段３と前記積分用コンデンサC1の一端との間に
制御された放電用抵抗R2とを有し、前記スイッチング手
段３のオンにより前記積分用コンデンサC1の充電電荷を
放電させる放電回路Ｃとを備え、前記抵抗R4と並列にコ
ンデンサC2を接続すると共に、前記コンデンサC2の前記
抵抗R3を通じての充電時定数及び前記抵抗R4を通じての
放電時定数を、前記積分用コンデンサC1の抵抗R1を通じ
ての充電時定数及び抵抗R2を通じての放電時定数とにそ
れぞれ略等しくして、前記基準電圧が入力電圧VINに追
従して変化するようにしたことを特徴としている。
本考案のＶ−Ｆ変換回路は、積分回路Ａの基準電圧V1 +
を設定する抵抗R3，R4の抵抗R4と並列にコンデンサC2を
付加することにより、入力電圧VINの変化による基準電
圧V1 +の電位変化の時定数を、コンデンサC1の充放電時
の時定数と等しくするようにしたので、入力電圧VINの
急激な変化に対しても出力電圧波形の追従性を改善する
ことができるものである。
を設定する抵抗R3，R4の抵抗R4と並列にコンデンサC2を
付加することにより、入力電圧VINの変化による基準電
圧V1 +の電位変化の時定数を、コンデンサC1の充放電時
の時定数と等しくするようにしたので、入力電圧VINの
急激な変化に対しても出力電圧波形の追従性を改善する
ことができるものである。
以下、本考案の実施例を第１図及び第２図と共に説明す
る。なお、前記した従来例と同一符号は同一部分を示し
説明は省略する。本考案にあっては、第３図の積分回路
Ａの演算増幅器１の非反転入力端子の基準電圧V1 +の印
加部を構成する抵抗R4に並列にコンデンサC2を付加した
ことを特徴とするものである（第１図の点線部分）。
る。なお、前記した従来例と同一符号は同一部分を示し
説明は省略する。本考案にあっては、第３図の積分回路
Ａの演算増幅器１の非反転入力端子の基準電圧V1 +の印
加部を構成する抵抗R4に並列にコンデンサC2を付加した
ことを特徴とするものである（第１図の点線部分）。
而して、動作について説明するに、例えば第２図におい
て入力電圧VINが急激に減少した時（t3を示す）、積分
回路Ａの基準電圧V1 +は抵抗R4に並列に付加されたコン
デンサC2の効果により、τ１＝C2・R4の時定数で電位が
変化する。このため、時定数τ１をコンデンサC1の充放
電時定数と等しく設定すればVINの変化に追従してＶ−
Ｆ変換動作が行なわれる。また、VINが急激に増加する
時には、τ２＝C2・R3・R4／（R3＋R4）の時定数にて同
様な動作が得られる。第２図（ａ）の入力電圧VINの急
激な変化に対し、出力電圧波形が改善されている状態を
（ｂ）に示す。
て入力電圧VINが急激に減少した時（t3を示す）、積分
回路Ａの基準電圧V1 +は抵抗R4に並列に付加されたコン
デンサC2の効果により、τ１＝C2・R4の時定数で電位が
変化する。このため、時定数τ１をコンデンサC1の充放
電時定数と等しく設定すればVINの変化に追従してＶ−
Ｆ変換動作が行なわれる。また、VINが急激に増加する
時には、τ２＝C2・R3・R4／（R3＋R4）の時定数にて同
様な動作が得られる。第２図（ａ）の入力電圧VINの急
激な変化に対し、出力電圧波形が改善されている状態を
（ｂ）に示す。
以上説明したように、入力電圧VINの変化による基準電
圧V1 +の電位変化の時定数を、コンデンサC1の充放電時
定数と等しくするよう構成したので、入力電圧の急激な
変化に対応ての、安定な出力波形が得られるため積分回
路の時定数を大きく設定でき、低い発振周波数を得るこ
とができる。
圧V1 +の電位変化の時定数を、コンデンサC1の充放電時
定数と等しくするよう構成したので、入力電圧の急激な
変化に対応ての、安定な出力波形が得られるため積分回
路の時定数を大きく設定でき、低い発振周波数を得るこ
とができる。
第１図は本考案の電圧−周波数変換回路の実施例を示す
電気回路図、 第２図は同上の動作説明用信号波形図、 第３図は従来の電圧−周波数変換回路の一例を示す電気
回路図、 第４図は同上の動作説明用信号波形図である。 Ａ…積分回路、Ｂ…コンパレータ、Ｃ…放電回路、1,2
…演算増幅器、C1，C2…コンデンサ、R1〜R4，R6〜R8…
抵抗、３…スイッチング手段（トランジスタ）。
電気回路図、 第２図は同上の動作説明用信号波形図、 第３図は従来の電圧−周波数変換回路の一例を示す電気
回路図、 第４図は同上の動作説明用信号波形図である。 Ａ…積分回路、Ｂ…コンパレータ、Ｃ…放電回路、1,2
…演算増幅器、C1，C2…コンデンサ、R1〜R4，R6〜R8…
抵抗、３…スイッチング手段（トランジスタ）。
Claims (1)
- 【請求項１】演算増幅器１と、該演算増幅器の反転入力
端子に一端が、出力端子に他端がそれぞれ接続された積
分用コンデンサC1と、該積分用コンデンサC1の一端に接
続され入力電圧VINによる充電電流を前記積分用コンデ
ンサC1に供給する充電用抵抗R1と、前記入力電圧VINを
分圧した基準電圧を前記演算増幅器の非反転入力端子に
供給する抵抗R3及びR4とを有し、前記積分用コンデンサ
C1が前記基準電圧以上に充電されると前記演算増幅器１
の出力が反転する積分回路Ａと、 前記積分回路Ａの出力が反転入力端子に接続された演算
増幅器２と、該演算増幅器２の非反転端子に比較電位を
与える手段R7及びR8と、比較電位を演算増幅器２の出力
に応じて変化させてヒステリシスを与える手段R6とを有
し、反転入力端子の電圧が非反転入力端子より小さくな
ると出力が反転するコンパレータＢと、 前記コンパレータＢの出力によりオン・オフ制御される
スイッチング手段３と、該スイッチング手段３と前記積
分用コンデンサC1の一端との間に制御された放電用抵抗
R2とを有し、前記スイッチング手段３のオンにより前記
積分用コンデンサC1の充電電荷を放電させる放電回路Ｃ
とを備え、 前記抵抗R4と並列にコンデンサC2を接続すると共に、前
記コンデンサC2の前記抵抗R3を通じての充電時定数及び
前記抵抗R4を通じての放電時定数を、前記積分用コンデ
ンサC1の抵抗R1を通じての充電時定数及び抵抗R2を通じ
ての放電時定数とにそれぞれ略等しくして、前記基準電
圧が入力電圧VINに追従して変化するようにした ことを特徴とする電圧−周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14119488U JPH0728736Y2 (ja) | 1988-10-31 | 1988-10-31 | 電圧−周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14119488U JPH0728736Y2 (ja) | 1988-10-31 | 1988-10-31 | 電圧−周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262819U JPH0262819U (ja) | 1990-05-10 |
| JPH0728736Y2 true JPH0728736Y2 (ja) | 1995-06-28 |
Family
ID=31406050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14119488U Expired - Lifetime JPH0728736Y2 (ja) | 1988-10-31 | 1988-10-31 | 電圧−周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728736Y2 (ja) |
-
1988
- 1988-10-31 JP JP14119488U patent/JPH0728736Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0262819U (ja) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
| JPS5840663Y2 (ja) | 時定数可変回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH0526825Y2 (ja) | ||
| JPH0326673Y2 (ja) | ||
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JPH0418255Y2 (ja) | ||
| JPH063848B2 (ja) | ミユ−テイング回路 | |
| JP2723704B2 (ja) | 定積分回路 | |
| JPH05343963A (ja) | 波形整形回路 | |
| JPH028350B2 (ja) | ||
| JPH0218601Y2 (ja) | ||
| JPH0666292U (ja) | 電源回路 | |
| JPS6023733Y2 (ja) | 電源電圧監視回路 | |
| KR790002073Y1 (ko) | 펄스폭 변조기 | |
| JPS635296Y2 (ja) | ||
| JPS6020004Y2 (ja) | 容量式変換器 | |
| JPS6236146Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPH036590U (ja) | ||
| JPS6016983Y2 (ja) | リセツト回路 | |
| JPS60103724A (ja) | パルス幅変調回路 | |
| JPS58173939U (ja) | パルス回路 | |
| JPS5814095B2 (ja) | 波形整形回路 |