JPS58116860A - イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 - Google Patents
イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路Info
- Publication number
- JPS58116860A JPS58116860A JP56213492A JP21349281A JPS58116860A JP S58116860 A JPS58116860 A JP S58116860A JP 56213492 A JP56213492 A JP 56213492A JP 21349281 A JP21349281 A JP 21349281A JP S58116860 A JPS58116860 A JP S58116860A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal means
- address
- array
- column address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Memory System (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、プリンタやファクシミリ装置などのイメージ
処理機器における。イメージ情報の記憶のためのイメー
ジ・メモリ・システムに関し、特に縦長と横長のフォー
マット形式をもつイメージ情報を、一方のフォーマット
から他方のフォーマットへ任意に交換して記憶すること
を可能にするイメージ配列の縦横変換回路に関する。
処理機器における。イメージ情報の記憶のためのイメー
ジ・メモリ・システムに関し、特に縦長と横長のフォー
マット形式をもつイメージ情報を、一方のフォーマット
から他方のフォーマットへ任意に交換して記憶すること
を可能にするイメージ配列の縦横変換回路に関する。
（２） 技術の背景
最近のプリンタは、Ａ４．Ｂ５などの指定された寸法の
用紙に９文字の縦打ちあるいは横打ちなど、任意のフォ
ーマットで印字することが可能な方式のものが多くなっ
ている。このような方式のプリンタにおいて、縦長フォ
ーマットのイメージを横長の印字用紙に出力したい場合
、あるいは逆の場合がある。この九めに２通常、プリン
タ内のイメージ・バッファとしては、第１図（σＬ ｔ
ｂ）に示すように、任意のフォーマットでの出力要求に
応えられるような、縦横とも最大サイズのフォーマット
Ｂ４を許容できる。九とえば４０９５Ｘ４０９５の方形
アドレス空間のメモリが用意されている。
用紙に９文字の縦打ちあるいは横打ちなど、任意のフォ
ーマットで印字することが可能な方式のものが多くなっ
ている。このような方式のプリンタにおいて、縦長フォ
ーマットのイメージを横長の印字用紙に出力したい場合
、あるいは逆の場合がある。この九めに２通常、プリン
タ内のイメージ・バッファとしては、第１図（σＬ ｔ
ｂ）に示すように、任意のフォーマットでの出力要求に
応えられるような、縦横とも最大サイズのフォーマット
Ｂ４を許容できる。九とえば４０９５Ｘ４０９５の方形
アドレス空間のメモリが用意されている。
しかし、このような方形アドレス空間のメモリは１図中
のｉｔ線部分が示すように、無駄な領域が多く、またメ
モリ素子の利用効率も悪い。特に。
のｉｔ線部分が示すように、無駄な領域が多く、またメ
モリ素子の利用効率も悪い。特に。
イメージ・バッファは、処理を高速化するために通常２
側設けられこれを交互に切替えて使用されるから、なお
さらである。
側設けられこれを交互に切替えて使用されるから、なお
さらである。
そこで、その改善策として第２図に示すように。
イメージ・メモリ内のイメージ格納領域を、左側の縦長
最大サイズのイメージ配列位置に固定し。
最大サイズのイメージ配列位置に固定し。
残りの右側領域を９文字発生器（Ｃ，Ｇ）、制御命令を
格納する領域、ワーク領域などに使用し。
格納する領域、ワーク領域などに使用し。
下部は未使用として、メモリ素子を実装しないようにす
る方式が提案されている。
る方式が提案されている。
この場合、フォーマット・サイズによっては。
横長あるいは縦長のフォーマットを、それぞれ縦長ある
いは横長のフォーマットに変換する必要が生じる。この
変換は、座標軸の９０度回転変換であり、単純に行アド
レスと列アドレスとを交換しただけでは、イメージが反
転して９０度回転が実現できない。メモリ全体の座標軸
を９０度回転したアドレス演算系、アクセス系があれば
よいが、このためには１通常のアクセス処理のためのア
ドレス演算系とアクセス基と併せて２組用意しなければ
ならず、ハードウェアの負担が大きくなる。
いは横長のフォーマットに変換する必要が生じる。この
変換は、座標軸の９０度回転変換であり、単純に行アド
レスと列アドレスとを交換しただけでは、イメージが反
転して９０度回転が実現できない。メモリ全体の座標軸
を９０度回転したアドレス演算系、アクセス系があれば
よいが、このためには１通常のアクセス処理のためのア
ドレス演算系とアクセス基と併せて２組用意しなければ
ならず、ハードウェアの負担が大きくなる。
他方９％公昭５４−３９０９８号（イメージ処理のため
のメモリ・シス−チムニＩＢＭ）や２本出願人による特
願昭５６−１０１４９８号に開示されている形式のイメ
ージ・メモリ・システムでは、記憶処理を高速化するた
めに、イメージ配列と呼ばれる複数のイメージ点を単位
として、これを同数の記憶モジエールに分散し、同時に
続出し／書込みを実行処理することが行なわれる。第３
図は、このようなイメージ副配列の１例を示す。先頭位
置のイメージ点１（ｉ、ｊ）を基点にして、ｐｘｉｔた
はＩＸＰの、いずれかのＰピットのイメージ副配列が選
択される。この場合には、イメージ配列の回転変換と同
時に、イメージ副配列の指定を切替える必要がある。
のメモリ・シス−チムニＩＢＭ）や２本出願人による特
願昭５６−１０１４９８号に開示されている形式のイメ
ージ・メモリ・システムでは、記憶処理を高速化するた
めに、イメージ配列と呼ばれる複数のイメージ点を単位
として、これを同数の記憶モジエールに分散し、同時に
続出し／書込みを実行処理することが行なわれる。第３
図は、このようなイメージ副配列の１例を示す。先頭位
置のイメージ点１（ｉ、ｊ）を基点にして、ｐｘｉｔた
はＩＸＰの、いずれかのＰピットのイメージ副配列が選
択される。この場合には、イメージ配列の回転変換と同
時に、イメージ副配列の指定を切替える必要がある。
（３）発明の目的
本発明の目的は、前掲したイメージ副配列処理形式のイ
メージ・メモリ・システムにおいて、従来のアドレス演
算系およびアクセス系を変更することなく、シかも１文
字発生器領域やワーク領域４同時に設定可能な、簡単な
構成によるイメージ配列の縦横変換回路を提供すること
にある。
メージ・メモリ・システムにおいて、従来のアドレス演
算系およびアクセス系を変更することなく、シかも１文
字発生器領域やワーク領域４同時に設定可能な、簡単な
構成によるイメージ配列の縦横変換回路を提供すること
にある。
（４）発明の構成
本発明は、第４図に示すように、同図＜ａ）のイメージ
Ｒの行アドレスｉと列アドレスｊとを単純に交換した場
合には、同図（ｂ）のようにイメージＲが反転するが、
このとき１列アドレスｊを最大列アドレスｊｍａｚから
減算した値を新たな行アドレスｉ′とすれば、同図（Ｃ
）に示すように、イメージＲが裏返されて正しい縦横変
換が行なわれることに着目して、簡単な縦横変換回路を
実現可能にしたものである。それにより９本発明は、そ
の構成として、イメージ配列中のイメージ点を選択する
ための行アドレスｉおよび列アドレスｊと、単一のメモ
リ・サイクルで同時に続出しまたは書込みが可能なＰ個
のイメージ点をｌｘＰまたはＰｘｌのいずれかの副配列
で指定する信号手段ｔとによりアクセス制御されるイメ
ージ・メモリ・システムにおいて。
Ｒの行アドレスｉと列アドレスｊとを単純に交換した場
合には、同図（ｂ）のようにイメージＲが反転するが、
このとき１列アドレスｊを最大列アドレスｊｍａｚから
減算した値を新たな行アドレスｉ′とすれば、同図（Ｃ
）に示すように、イメージＲが裏返されて正しい縦横変
換が行なわれることに着目して、簡単な縦横変換回路を
実現可能にしたものである。それにより９本発明は、そ
の構成として、イメージ配列中のイメージ点を選択する
ための行アドレスｉおよび列アドレスｊと、単一のメモ
リ・サイクルで同時に続出しまたは書込みが可能なＰ個
のイメージ点をｌｘＰまたはＰｘｌのいずれかの副配列
で指定する信号手段ｔとによりアクセス制御されるイメ
ージ・メモリ・システムにおいて。
イメージ配列の縦長または横長のいずれかのフォーマッ
トを指定する信号手段ＲＭと９行アドレスｉと列アドレ
スｊとの間の相互変換を指示する信号手段Ａと、上記信
号手段ＲＭがフォーマットの指定を変更したとき、上記
信号手段ｔを反転してＩとするとともに信号手段Ａを反
転して１行アドレスｉを新たな列アドレスｊ′とし９列
アドレスｊは当該イメージ配列の最大列アドレス値ｊ
ｍａｔから列アドレスｊを減算した値を新たな行アドレ
スｉ′とし、上記反転され光信号手段Ｔと新たな行アド
レス寥′および列アドレスｊ′とを上記イメージ・メモ
リに供給する手段とを備えていることを特徴とするもの
である。
トを指定する信号手段ＲＭと９行アドレスｉと列アドレ
スｊとの間の相互変換を指示する信号手段Ａと、上記信
号手段ＲＭがフォーマットの指定を変更したとき、上記
信号手段ｔを反転してＩとするとともに信号手段Ａを反
転して１行アドレスｉを新たな列アドレスｊ′とし９列
アドレスｊは当該イメージ配列の最大列アドレス値ｊ
ｍａｔから列アドレスｊを減算した値を新たな行アドレ
スｉ′とし、上記反転され光信号手段Ｔと新たな行アド
レス寥′および列アドレスｊ′とを上記イメージ・メモ
リに供給する手段とを備えていることを特徴とするもの
である。
（５）発明の実施例
以下に２本発明を実施例にしたがって説明する。
第５図は２本実施例で使用されるイメージ・メモリの構
成説明図、第６図は本実施例の縦横変換回路を制御する
外部レジスタの信号説明図である。
成説明図、第６図は本実施例の縦横変換回路を制御する
外部レジスタの信号説明図である。
そして、第７図は本実施例の構成図である。
第５図において同図＜ａ＞は縦横変換前のイメージ配列
、同図ψ）は変換後のイメージ配列を示している。行９
列それぞれ４０９５のアドレス位置をもち。
、同図ψ）は変換後のイメージ配列を示している。行９
列それぞれ４０９５のアドレス位置をもち。
各１２ピツトの行アドレス１１１−０と列アドレスｊｎ
−。
−。
とによ）イメージ点１（ｉ、ｊ）を選択する。イメージ
副配列は１６ビツト構成であり、副配列タイプ指定信号
ｔを使用して、第３図に示すＰｘ１タイプをｌ＝ｌ、Ｉ
ＸＰタイプをｔ＝Ｑで表わしている。
副配列は１６ビツト構成であり、副配列タイプ指定信号
ｔを使用して、第３図に示すＰｘ１タイプをｌ＝ｌ、Ｉ
ＸＰタイプをｔ＝Ｑで表わしている。
第６図において、同図（σ）は、各フォーマツ）Ｂ４／
Ａ４．ＢＳ／Ａ５について、縦長と横長とのいずれのイ
メージ配列で使用するかを指示する９回転モード信号Ｒ
Ｍを示す。たとえば、第５図（ａ）に示すように、Ａ４
／Ｂ４フォーマットを横長で使用したい場合には、同図
（ｂ） Ｋ示すように、イメージ・メモリには縦長に回
転交換して格納されなければならない。これをＲＭ＝“
１”で表示する。またＡ４／Ｂ４を縦長で使用する場合
には回転変換の必要がないので、ＲＭ＝“θ″となる。
Ａ４．ＢＳ／Ａ５について、縦長と横長とのいずれのイ
メージ配列で使用するかを指示する９回転モード信号Ｒ
Ｍを示す。たとえば、第５図（ａ）に示すように、Ａ４
／Ｂ４フォーマットを横長で使用したい場合には、同図
（ｂ） Ｋ示すように、イメージ・メモリには縦長に回
転交換して格納されなければならない。これをＲＭ＝“
１”で表示する。またＡ４／Ｂ４を縦長で使用する場合
には回転変換の必要がないので、ＲＭ＝“θ″となる。
Ａ５／Ｂ５フォーマットの場合には、Ａ４／Ｂ４と逆の
関係が成立する。このように、ＲＭ＝”１”の場合には
、縦横変換処理が起動されなければならない。
関係が成立する。このように、ＲＭ＝”１”の場合には
、縦横変換処理が起動されなければならない。
第６図φ）において、メモリ・モード信号ＭＭは。
イメージ・メモリのアクセス要求が１文字発生器または
ワーク領域に対するものか（−”０”）、イメージ・バ
ッファ領域に対するものか（＝”１”）を指示する。ま
たアクセス・モード信号ｔは、イメージ副配列のアクセ
ス・タイプの１ｘＰを水平モード（＝”０”）、ＰＸｌ
を垂直モード（＝“１”）として指定する。そして、ア
ドレス反転モード信号人は。
ワーク領域に対するものか（−”０”）、イメージ・バ
ッファ領域に対するものか（＝”１”）を指示する。ま
たアクセス・モード信号ｔは、イメージ副配列のアクセ
ス・タイプの１ｘＰを水平モード（＝”０”）、ＰＸｌ
を垂直モード（＝“１”）として指定する。そして、ア
ドレス反転モード信号人は。
イメージ配列回転変換の九めの行アドレス１ｕ−ｏと列
アドレスｊｕ−ｏとの入れ替え処理の有無を指示する。
アドレスｊｕ−ｏとの入れ替え処理の有無を指示する。
次に、第７図の実施例回路を説明する。
同図において、１はイメージ・メモリ、２はモジエール
構成の実メモリ、３はイメージ・メモリ空間上の行アド
レスｉと列アドレスｊとかう、記憶モジミールの番号Ｍ
（ｊ、ｊ）とその記憶位置Ａ（ｉ、 ｊ）とを計算する
アドレス演算回路である。
構成の実メモリ、３はイメージ・メモリ空間上の行アド
レスｉと列アドレスｊとかう、記憶モジミールの番号Ｍ
（ｊ、ｊ）とその記憶位置Ａ（ｉ、 ｊ）とを計算する
アドレス演算回路である。
４は縦横変換回路であり、５．６は行１列間でのアドレ
ス交換を行なうデータ・セレクタ、 ７Ｆｉ最大列ア
ドレス値ｊ ｒｎａｘからｊｎ−ｏを減算する減算回路
、８はデータ・セレクタ、９はＮＡＮＤゲートであり、
１０乃至１２は反転信号をつくるためのインバータであ
る。
ス交換を行なうデータ・セレクタ、 ７Ｆｉ最大列ア
ドレス値ｊ ｒｎａｘからｊｎ−ｏを減算する減算回路
、８はデータ・セレクタ、９はＮＡＮＤゲートであり、
１０乃至１２は反転信号をつくるためのインバータであ
る。
動作において、メモリ・モード信号ＭＭが、イメージ・
バッファ処理動作を示す′１”の値をとり。
バッファ処理動作を示す′１”の値をとり。
そして回転モード信号ＲＭが、フォーマットの回転格納
が必要であることを指示する１”の値をとっているとき
、ＮＡＮＤゲート９の出力は１０”となり。
が必要であることを指示する１”の値をとっているとき
、ＮＡＮＤゲート９の出力は１０”となり。
データ・セレクタ８は、その人力Ａ、λ、ｔ、７のうち
、λ、１を選択して出力する。
、λ、１を選択して出力する。
信号λは、データ・セレクタ５，６に、縦横変換のなめ
の行と列のアドレス入れ替えを指示する。
の行と列のアドレス入れ替えを指示する。
この結果、データ・セレクタ６は１行アドレスｉｓＨを
列アドレスｊ（ｕ−ｏに出力し、ｔたデータ・セｖりｆ
ｉｓは、減算回路７からのｊ ｍａｘ −ｊｌｌ−６を
行アドレス１１１１に出力する。
列アドレスｊ（ｕ−ｏに出力し、ｔたデータ・セｖりｆ
ｉｓは、減算回路７からのｊ ｍａｘ −ｊｌｌ−６を
行アドレス１１１１に出力する。
他方、イメージ・バッファ処理ではないかぐ東＝１０”
）、あるいはイメージ・バッファ処理であっても縦横変
換処理が不要の場合（ａＭ＝”０”）には。
）、あるいはイメージ・バッファ処理であっても縦横変
換処理が不要の場合（ａＭ＝”０”）には。
ＮＡＮＤゲート９の出力は“１”となり、データ・セレ
クタ８は、入力Ａ、 ｔを選択し出力する。この場合
には、データ・セレクタ５．６においてｐ’ｌｌｏがｉ
’ｕ−ｏＫ＊ ソして、ｊｕ−ｏ−がＡ−ｏにそのまま
出力される。これらの信号は、それぞれアドレス演算回
路３に供給される。
クタ８は、入力Ａ、 ｔを選択し出力する。この場合
には、データ・セレクタ５．６においてｐ’ｌｌｏがｉ
’ｕ−ｏＫ＊ ソして、ｊｕ−ｏ−がＡ−ｏにそのまま
出力される。これらの信号は、それぞれアドレス演算回
路３に供給される。
（６） 発明の効果
以上のようにして、イメージ・メモリ１は従来の構成の
１１で、従来と同じ形の入力信号１／１−。
１１で、従来と同じ形の入力信号１／１−。
敏→ ｊｓｌ−ｏを処理すればよく、簡単な回路でメモ
リの効率的な利用を図ることが可能となる。
リの効率的な利用を図ることが可能となる。
第１図は従来のイメージ・メモリの利用状態説明図、第
２図は改善されたイメージ・メモリの利用状態説明図、
第３図はイメージ副配列の説明図。 第４図は本発明における縦横変換処理の説明図。 第５図は実施例のイメージ・メモリ構成図、第６図は実
施例の縦横変換動作を制御する信号の説明図、第７図は
実施例の構成図である。 図において、１はイメージ・メモリ、４は縦横変換回路
、５，６．８はデータ・セレクタ、７は減算回路、９は
ＮＡＮＤゲート、１０乃至１２インバータを示す。 特許出願人 富士通株式会社 代理人弁理士 要否用 文 廣 ｆ’３ｆｆｉ （ａ） （ｂ）
（（１）ヤ今図 （＾） （トン 才６図
２図は改善されたイメージ・メモリの利用状態説明図、
第３図はイメージ副配列の説明図。 第４図は本発明における縦横変換処理の説明図。 第５図は実施例のイメージ・メモリ構成図、第６図は実
施例の縦横変換動作を制御する信号の説明図、第７図は
実施例の構成図である。 図において、１はイメージ・メモリ、４は縦横変換回路
、５，６．８はデータ・セレクタ、７は減算回路、９は
ＮＡＮＤゲート、１０乃至１２インバータを示す。 特許出願人 富士通株式会社 代理人弁理士 要否用 文 廣 ｆ’３ｆｆｉ （ａ） （ｂ）
（（１）ヤ今図 （＾） （トン 才６図
Claims (2)
- （１） イメージ配列中のイメージ点を選択するため
の行アドレスｉおよび列アドレスｊと、単一のメモリ・
サイクルで同時に読出しまたは書込みが可能なＰ個のイ
メージ点をＩＸＰまたはＰＸｌのいずれかの副配列で指
定する信号手段ｔとによりアクセス制御されるイメージ
・メモリを有するイメージ・メモリ・システムにおいて
、。 イメージ配列の縦長または横長のいずれかのフォーマッ
トを指定する信号手段ＲＭと９行アドレスｉと列アドレ
スｊとの間の相互変換を指示する信号手段人と、上記信
号手段ＲＭがフォーマットの指定を変更したとき、上記
信号手段ｔを反転してｔとするとともに信号手段Ａを反
転して１行アドレスｉを新たな列アドレスｊ′とし２列
アドレスｊは当該イメージ配列の最大列アドレス値ｊ
ｍａｘから列アドレスｊを減算した値を新たな行アドレ
スｉ′とし、上記反転された信号手段ｔと新たな行アド
レスｉ′および列アドレスｊ′とを上記イメージ・メモ
リに供給する手段とを備えていることを特徴とするイメ
ージ配列の縦横変換回路。 - （２） イメージ配列中のイメージ点を選択するため
の行アドレスｉおよび列アドレスｊと、単一のメモリ・
サイクルで同時に続出しまたは書込みが可能なＰ個のイ
メージ点をＩＸＰまたはｐｘｔのいずれかの副配列で指
定する信号手段ｔとＫよりアクセスを制御されるイメー
ジ・メモリを有スるイメージ・メモリ・システムにおい
て。 イメージ配列の横長または縦長の７オーマツトを指定す
る信号手段ＲＭと、メモリ・アクセスする情報がイメー
ジ副配列かその他の情報かを指定する信号手段ＭＭと２
行アドレスｉと列アドレスｊとの間の相互変換を指示す
る信号手段Ａと、上記信号手段ＲＭがフォーマットの指
定を変更したときかつ上記信号手段ＭＭがイメージ副配
列をしたとき、上記信号手段ｔを反転してｔとするとと
もに信号手段Ａを反転して。 行アドレスｉを新たな列アドレスｊ′とし２列アドレス
ｊについては白線イメージ配列の最大列アドレス値ｊｗ
ｍから列アドレスｊを減算した値を新たな行アドレスｉ
′とし、上記反転された信号手段ｔと新たな行アドレス
ｉ′および列アドレスｊ′とを上記イメージ・メモリに
供給する手段とを備えていることを特徴とするイメージ
配列の縦横変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213492A JPS58116860A (ja) | 1981-12-29 | 1981-12-29 | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56213492A JPS58116860A (ja) | 1981-12-29 | 1981-12-29 | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116860A true JPS58116860A (ja) | 1983-07-12 |
Family
ID=16640090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56213492A Pending JPS58116860A (ja) | 1981-12-29 | 1981-12-29 | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142442A (ja) * | 1983-12-29 | 1985-07-27 | Fujitsu Ltd | イメ−ジメモリシステム |
| JPH0444694A (ja) * | 1990-06-11 | 1992-02-14 | Toshiba Corp | デュアルポートメモリ装置 |
-
1981
- 1981-12-29 JP JP56213492A patent/JPS58116860A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142442A (ja) * | 1983-12-29 | 1985-07-27 | Fujitsu Ltd | イメ−ジメモリシステム |
| JPH0444694A (ja) * | 1990-06-11 | 1992-02-14 | Toshiba Corp | デュアルポートメモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| JPH0425554B2 (ja) | ||
| JPS58116860A (ja) | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 | |
| JPS58169665A (ja) | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 | |
| JP2510219B2 (ja) | 画像処理装置 | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JPH0728991A (ja) | メモリを用いたデータ処理回路 | |
| KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
| JPH0520450A (ja) | 画像処理装置 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPS633372A (ja) | 画像検索表示システム | |
| JPS6349437A (ja) | 印刷デ−タ制御方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPH04338881A (ja) | カラーメモリ制御装置 | |
| JPH05344298A (ja) | スキャナプリンタ | |
| JPH10124036A (ja) | 画像回転制御回路 | |
| JPS58115537A (ja) | イメ−ジ・メモリ構成方式 | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPH06175968A (ja) | 自然画メモリ間ｄｍａ方式 | |
| JPS60107151A (ja) | ベクトル展開方式 | |
| JPS60262282A (ja) | イメ−ジメモリ制御方式 |