JPH07295885A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 キャッシュメモリのヒット率の低下を防ぎ、
演算処理装置の利用効率を向上させる。 【構成】 主記憶装置１内には各プロセッサグループ２
−１〜２−ｎ内の演算処理装置４−１〜４−４がアイド
ル状態にあるか否かを示すステータス情報を保持するス
テータステーブル１０が格納されている。各プロセッサ
グループ２−１〜２−ｎ内の入出力処理装置３−１〜３
−４は演算処理装置４−１〜４−４から起動されたＩ／
Ｏ動作が終了すると、ステータステーブル１０のプロセ
ッサグループキュー及びアイドルプロセッサキューに基
づいて終了報告を行うべき演算処理装置を決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に関し、
特にマルチプロセッサシステムにおけるＩ／Ｏ（入出
力）割込みの通知方式に関する。

【０００２】

【従来の技術】従来、マルチプロセッサシステムにおい
ては、入出力処理装置から特定の演算処理装置に対して
のみＩ／Ｏ割込みを通知し、その特定の演算処理装置で
Ｉ／Ｏ割込みを処理する方法がある。この場合、入出力
処理装置と演算処理装置との間には特定の従属関係が設
定されている。

【０００３】また、入出力処理装置からシステム内に存
在する全ての演算処理装置に対してＩ／Ｏ割込みを通知
し、その通知を受信した演算処理装置のうちのいずれか
でＩ／Ｏ割込みを処理する方法もある。

【０００４】

【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでは、入出力処理装置から特定の演
算処理装置に対してのみＩ／Ｏ割込みを通知する方法の
場合、特定の演算処理装置に負荷が集中する恐れがあ
る。

【０００５】また、この方法の場合には特定の演算処理
装置が障害等の発生によってシステムから切離される
と、その演算処理装置との間に特定の従属関係が設定さ
れている入出力処理装置も全てシステムから切離されて
しまう。

【０００６】一方、入出力処理装置からシステム内に存
在する全ての演算処理装置に対してＩ／Ｏ割込みを通知
する方法の場合、Ｉ／Ｏ割込みを受信した複数の演算処
理装置が同時にＩ／Ｏ割込みを処理しようとするため、
複数の演算処理装置間及び演算処理装置と入出力処理装
置との間で複雑な排他制御を行わなければならない。

【０００７】また、Ｉ／Ｏ命令を発行した演算処理装置
と、Ｉ／Ｏ割込みを処理する演算処理装置とが一般的に
異なるため、割込み処理におけるキャッシュメモリのヒ
ットが期待できない。

【０００８】特に、演算処理装置と入出力処理装置とが
キャッシュメモリを共有するような場合には、Ｉ／Ｏ命
令を発行した演算処理装置と、Ｉ／Ｏ割込みを処理する
演算処理装置とが夫々属するグループが異なると、キャ
ッシュヒット率の著しい低下を招くこととなる。

【０００９】そこで、本発明の目的は上記の問題点を解
消し、キャッシュメモリのヒット率の低下を防ぐことが
でき、演算処理装置の利用効率を向上させることができ
るデータ処理装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明によるデータ処理
装置は、キャッシュメモリを夫々共有する複数の演算処
理装置及び複数の入出力処理装置を含む一以上のプロセ
ッサグループと、前記プロセッサグループが共有する主
記憶装置とからなり、前記演算処理装置から前記入出力
処理装置に対してプロセッサ間通信によって入出力動作
を起動する手段と、前記入出力処理装置から前記演算処
理装置に入出力割込みを報告する手段とを有するデータ
処理装置であって、前記演算処理装置各々がアイドル状
態か否かを示す状態情報を保持する保持手段と、前記演
算処理装置各々に設けられかつ自装置の前記状態情報を
前記保持手段に出力する手段と、前記入出力処理装置各
々に設けられかつ前記保持手段の内容を参照して前記ア
イドル状態の演算処理装置を検出する検出手段と、前記
入出力処理装置各々に設けられかつ前記検出手段によっ
て検出された前記アイドル状態の演算処理装置及び予め
定められた所定の演算処理装置のうちの一方に前記入出
力割込みを報告する報告手段とを具備している。

【００１１】本発明による他のデータ処理装置は、上記
の構成のほかに、同一のプロセッサグループに属するこ
とを示すグループ情報を前記保持手段に書込む手段と、
前記保持手段に設けられかつ前記アイドル状態の演算処
理装置をリンクするキューとを備えている。

【００１２】本発明による別のデータ処理装置は、上記
の構成のほかに、前記保持手段の内容を参照して同一の
プロセッサグループ内における前記アイドル状態の演算
処理装置を検出する手段を前記複数の入出力処理装置各
々に備え、前記報告手段が前記検出手段によって検出さ
れた前記アイドル状態の演算処理装置と前記所定の演算
処理装置と前記同一のプロセッサグループ内における前
記アイドル状態の演算処理装置とのうちの一つに前記入
出力割込みを報告するようにしている。

【００１３】本発明によるさらに別のデータ処理装置
は、上記の構成のほかに、非アイドル状態から前記アイ
ドル状態への遷移時に前記キューに自装置を特定する装
置番号をエンキューする手段と、前記アイドル状態から
前記非アイドル状態への遷移時に前記キューから前記自
装置を特定する装置番号をデキューする手段とを前記複
数の演算処理装置各々に備えている。

【００１４】

【作用】各プロセッサグループ内の演算処理装置がアイ
ドル状態にあるか否かを示すステータス情報を保持する
主記憶装置内のステータステーブルには、同一のプロセ
ッサグループに属する演算処理装置をリンクするための
プロセッサグループキューとシステム内でアイドル状態
にある演算処理装置をリンクするためのアイドルプロセ
ッサキューとが設けられている。

【００１５】入出力処理装置はＩ／Ｏ動作を終了する
と、ステータステーブルのアイドルプロセッサキューに
基づいて終了報告を行うべき演算処理装置を決定する処
理と、プロセッサグループキュー及びアイドルプロセッ
サキューに基づいて演算処理装置を決定する処理とのう
ち少なくとも一方の処理を行う。

【００１６】これによって、演算処理装置間及び演算処
理装置と入出力処理装置との間の排他制御が不要になる
ので、演算処理装置の利用効率の向上が可能となる。ま
た、同一グループ内の演算処理装置で入出力処理装置か
らのＩ／Ｏ割込みの処理を行うことが可能となるので、
キャッシュメモリのヒット率の低下を防ぐことが可能と
なる。

【００１７】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【００１８】図１は本発明の一実施例のシステム構成を
示すブロック図である。図において、主記憶装置（ＭＭ
Ｕ）１内には各プロセッサグループ（ＰＧ）２−１〜２
−ｎ内の演算処理装置（ＥＰＵ）４−１〜４−Ｎ（Ｎは
２以上の正の整数）（図中、演算処理装置４−１〜４−
４のみを図示）がアイドル状態にあるか否かを示すステ
ータス情報を保持するステータステーブル（ＳＴＳ）１
０が格納されている。

【００１９】各プロセッサグループ２−１〜２−ｎ内に
おいては最大で４台の入出力処理装置（ＩＯＰ）３−１
〜３−Ｍ（Ｍは２以上の正の整数）（図中、入出力処理
装置３−１〜３−４のみを図示）と、最大で４台の演算
処理装置４−１〜４−Ｎとが、つまり最大８台のプロセ
ッサがキャッシュメモリ５−１〜５−ｎ（図中、キャッ
シュメモリ５−１のみを図示）を介して互いに接続され
ている。

【００２０】また、各プロセッサグループ２−１〜２−
ｎはメモリバス６によって主記憶装置１に接続されると
ともに、メモリバス６を介して各プロセッサグループ２
−１〜２−ｎの間でプロセッサ間通信が行われる。

【００２１】図２は図１のステータステーブル１０の構
成を示す図である。図において、ステータステーブル１
０は演算処理装置４−１〜４−Ｎ毎に１ワード（４バイ
ト＝３２ビット）のエントリ１０ａが設けられている。

【００２２】エントリ１０ａのビット０はバリッド（Ｖ
ａｌｉｄ）ビット１０ｂで、対応する演算処理装置４−
１〜４−Ｎが有効の場合には“１”が、無効の場合には
“０”が図示せぬＲＡＳ（Ｒｅｌｉａｂｉｌｉｔｙ Ａ
ｖａｉｌａｂｉｌｉｔｙ Ｓｅｒｖｉｃｅａｂｉｌｉｔ
ｙ）プロセッサによってセットされる。

【００２３】ここで、バリッドビット１０ｂが無効の場
合とは演算処理装置４−１〜４−Ｎが障害中の場合、あ
るいはシステムに存在しない場合、または一時的にシス
テムから切離されている場合等である。

【００２４】図２では演算処理装置４−１〜４−８，…
…，４−（Ｎ−１），４−Ｎに対応するエントリ１０ａ
のバリッドビット１０ｂに有効を示す“１”が、演算処
理装置４−９に対応するエントリ１０ａのバリッドビッ
ト１０ｂに無効を示す“０”がセットされている状態を
示している。

【００２５】エントリ１０ａのビット４〜７はステータ
スフラグ１０ｃで、対応する演算処理装置４−１〜４−
Ｎがアイドル状態である場合には“００００”が、非ア
イドル状態の場合には“１１１１”が夫々対応する演算
処理装置４−１〜４−Ｎによってセットされる。

【００２６】ここで、アイドル状態とはＩ／Ｏ終了待ち
等のために実行可能なプロセスが存在しない状態を指
す。また、ステータスフラグ１０ｃの更新の契機は各演
算処理装置４−１〜４−Ｎでアイドル状態と非アイドル
状態との状態遷移が起きたタイミングである。

【００２７】図２では演算処理装置４−１〜４−５，４
−７，４−８，……，４−Ｎに対応するエントリ１０ａ
のステータスフラグ１０ｃに非アイドル状態を示す“１
１１１”が、演算処理装置４−６，４−９，……，４−
（Ｎ−１）に対応するステータスフラグ１０ｃにアイド
ル状態を示す“００００”がセットされている。

【００２８】エントリ１０ａのビット１６〜２３の１バ
イトは同一のプロセッサグループ２−１〜２−ｎに属す
る演算処理装置４−１〜４−Ｎをリンクするためのプロ
セッサグループキュー１０ｄである。

【００２９】図２では同一のプロセッサグループ２−１
に属する演算処理装置４−１〜４−４をリンクするため
に、演算処理装置４−１に演算処理装置４−２を示す
“０００００００１”が、演算処理装置４−２に演算処
理装置４−３を示す“００００００１０”が、演算処理
装置４−３に演算処理装置４−４を示す“００００００
１１”が、演算処理装置４−４に演算処理装置４−１を
示す“００００００００”が夫々セットされている。

【００３０】また、図２では同一のプロセッサグループ
２−２に属する演算処理装置４−５に演算処理装置４−
６を示す“０００００１０１”が、演算処理装置４−６
に演算処理装置４−７を示す“０００００１１０”が、
演算処理装置４−７に演算処理装置４−８を示す“００
０００１１１”が、演算処理装置４−８に演算処理装置
４−５を示す“０００００１００”が夫々セットされて
いる。

【００３１】入出力処理装置３−１〜３−Ｍはこのプロ
セッサグループキュー１０ｄを順次サーチすることで、
同一のプロセッサグループ２−１内の演算処理装置４−
１〜４−Ｎを知ることができる。尚、プロセッサグルー
プキュー１０ｄはシステム立上げ時にＲＡＳプロセッサ
によってセットされる。

【００３２】エントリ１０ａのビット２４〜３１の１バ
イトはシステム内でアイドル状態にある演算処理装置４
−１〜４−Ｎをリンクするためのアイドルプロセッサキ
ュー１０ｅであり、同一のシステム内に唯一存在する。

【００３３】アイドルプロセッサキュー１０ｅの先頭リ
ンクの演算処理装置番号はヘッド（ＨＥＡＤ）ポインタ
１１によって示され、最終リンクの演算処理装置番号は
テイル（ＴＡＩＬ）ポインタ１２によって示されてい
る。

【００３４】図２ではヘッドポインタ１１に先頭リンク
の演算処理装置番号として演算処理装置４−６を示す
“０００００１０１”が、またテイルポインタ１２に最
終リンクの演算処理装置番号として演算処理装置４−
（Ｎ−１）を示す番号（Ｎ−１）が夫々セットされてい
る。

【００３５】ここで、ヘッドポインタ１１のバイト０〜
２の３バイトはステータステーブル１０の先頭番地のア
ドレス（ＡＤＲＳ）が格納されている。また、ヘッドポ
インタ１１及びテイルポインタ１２は主記憶装置１上の
予め設定された特定アドレスに置かれており、その特定
アドレスは入出力処理装置３−１〜３−Ｍ、演算処理装
置４−１〜４−Ｎ、ＲＡＳプロセッサにとって周知とな
っている。

【００３６】アイドル状態にある演算処理装置４−６，
４−９，……，４−（Ｎ−１）に夫々対応するアイドル
プロセッサキュー１０ｅには次のアイドル状態にある演
算処理装置番号が格納され、次のアイドル状態にある演
算処理装置がない場合、すなわち、最終リンクの演算処
理装置４−（Ｎ−１）の場合には“１１１１１１１１”
がセットされる。

【００３７】アイドルプロセッサキュー１０ｅはステー
タスフラグ１０ｃの更新に同期して各演算処理装置４−
１〜４−Ｎによって行われる。複数の演算処理装置４−
１〜４−Ｎがステータスフラグ１０ｃを更新するために
は排他制御が必要となるので、主記憶装置１上にはロッ
クバイトが設けられているが、このロックバイトは図示
していない。

【００３８】アイドルプロセッサキュー１０ｅが空の場
合、つまりアイドル状態の演算処理装置が存在しない場
合にはヘッドポインタ１１及びテイルポインタ１２とも
に３バイト目（ビット２４〜３１）がオール“１”とな
る。

【００３９】図３は図２のステータステーブル１０が更
新された状態を示す図である。図においては、図２に示
すステータステーブル１０が演算処理装置４−２によっ
て更新された状態を示している。

【００４０】この場合、演算処理装置４−２が非アイド
ル状態からアイドル状態に遷移し、ステータステーブル
１０が更新されると、テイルポインタ１２の３バイト目
に最終リンクの演算処理装置番号としてセットされた演
算処理装置番号（Ｎ−１）が演算処理装置４−２の演算
処理装置番号“０００００００１”に書換えられる。

【００４１】また、それまで最終リンクだった演算処理
装置４−（Ｎ−１）に対応するエントリ１０ａのアイド
ルプロセッサキュー１０ｅには演算処理装置４−２の演
算処理装置番号“０００００００１”が書込まれる。

【００４２】このとき、演算処理装置４−２のエントリ
１０ａのステータスフラグ１０ｃには“００００”が、
ビット２４〜３１には“１１１１１１１１”が夫々書込
まれる。

【００４３】図４は本発明の一実施例による演算処理装
置がアイドル状態に遷移する際のステータステーブル１
０の更新処理を示す図である。これら図１〜図４を用い
て本発明の一実施例におけるステータステーブル１０の
更新処理について説明する。

【００４４】以下、演算処理装置４−２から入出力処理
装置３−３に対してＩ／Ｏの起動処理が行われた場合、
演算処理装置４−２から入出力処理装置３−３へのＩ／
Ｏの起動処理からＩ／Ｏ終了割込みまでの動作の概要に
ついて説明する。

【００４５】Ｉ／Ｏ動作はソフトウェア命令のＣＯＮＮ
ＥＣＴ命令によって起動される。ＣＯＮＮＥＣＴ命令で
指示される入出力処理装置番号、物理チャネル番号、論
理チャネル番号によって入出力装置（図示せず）までの
論理的な経路が指示されるので、演算処理装置４−２は
その経路上の入出力処理装置３−３に対してＩ／Ｏ動作
開始を指示する通信を発行する。

【００４６】このとき、Ｉ／Ｏ動作に必要な情報やチャ
ネルプログラムの格納アドレス等は主記憶装置１内の周
知の領域に演算処理装置４−２が書込んでおり、入出力
処理装置３−３は必要に応じてそれらの情報を主記憶装
置１から取出してきてＩ／Ｏ動作を実行する。

【００４７】入出力処理装置３−３は演算処理装置４−
２からの起動通信に応じて入出力制御装置（図示せず）
及び入出力装置を起動・制御し、主記憶装置１と入出力
装置との間のデータ転送を行う。

【００４８】Ｉ／Ｏ動作が終了すると、入出力処理装置
３−３は演算処理装置４−１〜４−ＮのいずれかにＩ／
Ｏ終了の割込みを発行しようとする。この場合、入出力
処理装置３−３はＩ／Ｏ終了割込みの発行先の演算処理
装置番号を決定するために、主記憶装置１内のステータ
ステーブル１０を参照する。

【００４９】一方、演算処理装置４−２はＩ／Ｏ動作を
起動した後に同一プロセスを継続する場合と、Ｉ／Ｏ終
了待ち状態に入る場合とがある。Ｉ／Ｏ終了待ちに遷移
しかつ他に実行すべきプロセスがない場合、演算処理装
置４−２はアイドル状態に遷移する。

【００５０】その場合、演算処理装置４−２は次のよう
な手順を踏んでステータステーブル１０を更新する。ま
ず、演算処理装置４−２はステータステーブル１０を更
新する権利を得るために、ロックバイトにテストアンド
セットコマンドを発行し、ステータステーブルロックを
取得する（図４ステップＳ１）。

【００５１】演算処理装置４−２はステータステーブル
ロックの取得に成功すると、ステータステーブル１０の
自装置に対応するエントリ１０ａのアドレスを次式から
求める。

【００５２】すなわち、演算処理装置４−２は、 エントリアドレス＝ヘッドポインタ（ビット０〜２３）
＋演算処理装置番号“０００００００１”＊４……
（１） からエントリアドレスを求める。

【００５３】演算処理装置４−２は、（１）式から求め
たエントリアドレスを基に主記憶装置１から読出したエ
ントリ１０ａのステータスフラグ１０ｃ（ビット４〜
７）に“００００”を書込む（図４ステップＳ２）。

【００５４】次に、演算処理装置４−２は主記憶装置１
からヘッドポインタ１１を読出し、そのヘッドポインタ
１１の３バイト目がオール“１”かどうかをチェックす
る（図４ステップＳ３）。

【００５５】演算処理装置４−２はヘッドポインタ１１
の３バイト目がオール“１”の場合、アイドル状態にあ
る演算処理装置４−１〜４−Ｎをリンクするためのステ
ータステーブル１０のアイドルプロセッサキュー１０ｅ
が空であるので、ヘッドポインタ１１及びテイルポイン
タ１２の３バイト目に自装置の演算処理装置番号“００
０００００１”を書込む（図４ステップＳ４）。

【００５６】この場合、演算処理装置４−２はエントリ
アドレスを基に主記憶装置１から読出した自装置に対応
するエントリ１０ａのアイドルプロセッサキュー１０ｅ
（ビット２４〜３１）に“１１１１１１１１”を書込
む。その後に、演算処理装置４−２はステータステーブ
ルロックを解除する（図４ステップＳ５）。

【００５７】一方、演算処理装置４−２はヘッドポイン
タ１１の３バイト目がオール“１”ではない場合、テイ
ルポインタ１２の３バイト目が示すキュー最後尾の演算
処理装置番号（Ｎ−１）の演算処理装置４−（Ｎ−１）
に対応するエントリ１０ａのアドレスを（１）式から求
める。

【００５８】演算処理装置４−２はそのエントリアドレ
スを基に主記憶装置１から読出したエントリ１０ａのア
イドルプロセッサキュー１０ｅ（ビット２４〜３１）に
自装置の演算処理装置番号“０００００００１”を書込
む（図４ステップＳ６）。

【００５９】また、演算処理装置４−２はエントリアド
レスを基に主記憶装置１から読出した自装置に対応する
エントリ１０ａのアイドルプロセッサキュー１０ｅ（ビ
ット２４〜３１）に“１１１１１１１１”を書込む（図
４ステップＳ７）。

【００６０】この後に、演算処理装置４−２はテイルポ
インタ１２の３バイト目に自装置の演算処理装置番号
“０００００００１”を書込み（図４ステップＳ８）、
ステータステーブルロックを解除する（図４ステップＳ
５）。

【００６１】入出力処理装置３−３では主記憶装置１内
のステータステーブル１０を参照してＩ／Ｏ終了割込み
の発行先の演算処理装置番号を決定するので、入出力処
理装置３−３は演算処理装置４−２にＩ／Ｏ終了の割込
みを発行する。

【００６２】尚、演算処理装置４−２はＩ／Ｏ動作を起
動した後に同一プロセスを継続する場合、アイドル状態
に遷移しないので、ステータステーブル１０の演算処理
装置４−２に対応するエントリ１０ａの書換えは行われ
ない。

【００６３】上述した如く、演算処理装置４−２が非ア
イドル状態からアイドル状態に遷移すると、ステータス
テーブル１０は図２に示す状態から図３に示す状態へと
更新される。

【００６４】図５及び図６は図１の入出力処理装置３−
１〜３−ＭのＩ／Ｏ終了割込みの発行先を決定する処理
動作を示すフローチャートである。図５はアイドルプロ
セッサキュー１０ｅに基づいた発行先の決定処理を示し
ており、図６はプロセッサグループキュー１０ｄ及びア
イドルプロセッサキュー１０ｅに基づいた発行先の決定
処理を示している。

【００６５】これら図１〜図３と図５と図６とを用いて
本発明の一実施例による入出力処理装置３−１〜３−Ｍ
のＩ／Ｏ終了割込みの発行先の決定処理について説明す
る。

【００６６】入出力処理装置３−１〜３−ＭはＩ／Ｏ動
作を終了すると、終了報告を行うべき演算処理装置を決
定するための処理を行う。この決定処理にはアイドルプ
ロセッサキュー１０ｅに基づいて発行先を決定する処理
と、プロセッサグループキュー１０ｄ及びアイドルプロ
セッサキュー１０ｅに基づいて発行先を決定する処理と
がある。

【００６７】まず、図５に示すアイドルプロセッサキュ
ー１０ｅに基づいた処理について説明する。この場合、
ステータステーブル１０の内容が図３に示すような内容
になっているものとし、入出力処理装置３−３がその内
容に基づいて発行先を決定するものとする。

【００６８】まず、入出力処理装置３−３はヘッドポイ
ンタ１１を主記憶装置１から読出し、ステータステーブ
ル１０の先頭アドレスを得る。入出力処理装置３−３は
上記の（１）式からステータステーブル１０の演算処理
装置４−３に対応するエントリ１０ａのアドレスを求め
る。

【００６９】入出力処理装置３−３は（１）式から求め
たエントリアドレスに基づいてステータステーブル１０
から演算処理装置４−３に対応するエントリ１０ａを読
出し、その演算処理装置４−３の演算処理装置番号を図
示せぬ記憶部に記憶する（図５ステップＳ１１）。

【００７０】ここで、入出力処理装置３−３が自装置の
入出力処理装置番号に対応している演算処理装置番号の
演算処理装置４−３からエントリ１０ａを読出すのは、
ある特定の演算処理装置に負荷が集中するのを防ぐため
である。

【００７１】つまり、例えば全ての入出力処理装置３−
１〜３−Ｍが演算処理装置４−１からステータスフラグ
１０ｃのチェックを開始すると、演算処理装置４−１に
負荷が集中する可能性がある。

【００７２】そこで、入出力処理装置３−１〜３−Ｍが
夫々対応する演算処理装置４−１〜４−Ｎからエントリ
１０ａの読出しを開始することで、特定の演算処理装置
に負荷が集中するのを防ぐようにしているのである。

【００７３】入出力処理装置３−３はステータステーブ
ル１０から読出したエントリ１０ａのステータスフラグ
１０ｃをチェックし、演算処理装置４−３がアイドル状
態か否かを判定する（図５ステップＳ１２）。

【００７４】この場合、演算処理装置４−３のステータ
スフラグ１０ｃが“１１１１”なので、演算処理装置４
−３がアイドル状態にはないと判定し、演算処理装置４
−３の演算処理装置番号に１を加算し（ｉ＝ｉ＋１）
（図５ステップＳ１３）、その演算処理装置番号が記憶
した演算処理装置４−３の演算処理装置番号と一致する
か否かを判定する（図５ステップＳ１４）。

【００７５】入出力処理装置３−３は１を加算した演算
処理装置番号が記憶した演算処理装置４−３の演算処理
装置番号と一致しなければ、１を加算した演算処理装置
番号の演算処理装置、すなわち次の演算処理装置４−４
のエントリ１０ａをステータステーブル１０から読出す
（図５ステップＳ１１）。

【００７６】図３においては、演算処理装置４−３〜４
−５はアイドル状態ではないため、入出力処理装置３−
３は演算処理装置４−６のエントリ１０ａまで読み進む
こととなる。

【００７７】入出力処理装置３−３は演算処理装置４−
６のエントリ１０ａを読出し、アイドル状態の演算処理
装置４−６を認識すると、演算処理装置４−６に対して
Ｉ／Ｏ終了割込みのプロセッサ間通信を発行する（図５
ステップＳ１５）。

【００７８】もしも仮に、アイドル状態の演算処理装置
が見付からずに最後の演算処理装置４−Ｎまでステータ
ステーブル１０を読み進むと、入出力処理装置３−３は
演算処理装置番号を０に戻して演算処理装置４−１から
再度エントリ１０ａのチェックを行う。

【００７９】さらに、アイドル状態にある演算処理装置
が見付からずに、１を加算した演算処理装置番号が演算
処理装置４−３の演算処理装置番号になると、入出力処
理装置３−３はアイドル状態にある演算処理装置がない
と認識し、デフォルト（既定値）である演算処理装置４
−３に対してＩ／Ｏ終了割込みを送出する。

【００８０】しかしながら、一般にコンピュータシステ
ムのビジー率は平均的に見ると７０〜８０％を越えるこ
とはまれであり、入出力処理装置３−３はステータステ
ーブル１０の検索を開始してから早い時期にアイドル状
態にある演算処理装置を見付けることが可能である。

【００８１】一方、図６に示すプロセッサグループキュ
ー１０ｄ及びアイドルプロセッサキュー１０ｅに基づい
た処理の場合、入出力処理装置３−３はヘッドポインタ
１１を主記憶装置１から読出し、ステータステーブル１
０の先頭アドレスを得る。

【００８２】入出力処理装置３−３は上記の（１）式か
らステータステーブル１０の演算処理装置４−３に対応
するエントリ１０ａのアドレスを求め、そのエントリア
ドレスに基づいてステータステーブル１０から演算処理
装置４−３に対応するエントリ１０ａを読出す（図６ス
テップＳ２１）。

【００８３】入出力処理装置３−３はステータステーブ
ル１０から読出したエントリ１０ａのステータスフラグ
１０ｃをチェックし、演算処理装置４−３がアイドル状
態か否かを判定する（図６ステップＳ２２）。

【００８４】入出力処理装置３−３はステータスフラグ
１０ｃがアイドル状態を示していなければ、演算処理装
置４−３のエントリ１０ａのプロセッサグループキュー
１０ｄを参照し、演算処理装置４−３がプロセッサグル
ープ２−１の最後の演算処理装置かどうかを判定する
（図６ステップＳ２３）。

【００８５】この場合、演算処理装置４−３はプロセッ
サグループ２−１の最後の演算処理装置ではないので、
入出力処理装置３−３はプロセッサグループキュー１０
ｄを基に次の演算処理装置４−４に対応するエントリ１
０ａを読出し（図６ステップＳ２４）、次の演算処理装
置４−４がアイドル状態か否かを判定する（図６ステッ
プＳ２２）。

【００８６】入出力処理装置３−３は上記の処理を繰返
し行い、演算処理装置４−２に対応するエントリ１０ａ
を読出しときに、初めてアイドル状態の演算処理装置４
−２を得ることができる。

【００８７】入出力処理装置３−３はアイドル状態の演
算処理装置４−２を認識すると、演算処理装置４−２に
対してＩ／Ｏ終了割込みのプロセッサ間通信を発行する
（図６ステップＳ２９）。

【００８８】もしも仮に、アイドル状態の演算処理装置
が見付からずに、自装置に対応するエントリ１０ａに戻
ってくると、入出力処理装置３−３は同一のプロセッサ
グループ２−１内にアイドル状態にある演算処理装置が
存在しないと判断し、アイドルプロセッサキュー１０ｅ
のサーチを始める。

【００８９】この場合、入出力処理装置３−３はヘッド
ポインタ１１を再度読出し（図６ステップＳ２５）、ヘ
ッドポインタ１１の３バイト目がオール“１”であれば
（図６ステップＳ２６）、アイドル状態にある演算処理
装置がないと認識し、デフォルト（既定値）である演算
処理装置４−３に対してＩ／Ｏ終了割込みを送出する
（図６ステップＳ２８）。

【００９０】また、ヘッドポインタ１１の３バイト目が
オール“１”でなければ（図６ステップＳ２６）、入出
力処理装置３−３はヘッドポインタ１１の３バイト目に
表示された演算処理装置番号“０００００１０１”の演
算処理装置４−６に対してＩ／Ｏ終了割込みを送出する
（図６ステップＳ２７）。

【００９１】図７は図３のステータステーブル１０が更
新された状態を示す図である。図においては、図３に示
すステータステーブル１０が演算処理装置４−６によっ
て更新された状態を示している。

【００９２】この場合、演算処理装置４−６がアイドル
状態から非アイドル状態に遷移することで、ステータス
テーブル１０が更新されると、ヘッドポインタ１１の３
バイト目に先頭リンクの演算処理装置番号としてセット
された演算処理装置番号“０００００１０１”が演算処
理装置４−（Ｎ−１）の演算処理装置番号（Ｎ−１）に
書換えられる。

【００９３】また、演算処理装置４−６に対応するエン
トリ１０ａのステータスフラグ１０ｃには非アイドル状
態を示す“１１１１”が書込まれるとともに、アイドル
プロセッサキュー１０ｅが空にされる。

【００９４】図８及び図９は本発明の一実施例による演
算処理装置が非アイドル状態に遷移する際のステータス
テーブルの更新処理を示す図である。これら図１と図３
と図７〜図９とを用いて本発明の一実施例におけるステ
ータステーブルの更新処理について説明する。

【００９５】以下、Ｉ／Ｏ割込みを受信した演算処理装
置４−６の処理について説明する。演算処理装置４−６
はＩ／Ｏ割込みを受信すると、アイドル状態から非アイ
ドル状態に遷移する。この場合、演算処理装置４−６は
次のような手順を踏んでステータステーブル１０を更新
する。

【００９６】まず、演算処理装置４−６はステータステ
ーブル１０を更新する権利を得るために、ロックバイト
にテストアンドセットコマンドを発行し、ステータステ
ーブルロックを取得する（図８ステップＳ３１）。

【００９７】演算処理装置４−６はステータステーブル
ロックの取得に成功すると、ステータステーブル１０の
自装置に対応するエントリ１０ａのアドレスを（１）式
から求め、そのエントリアドレスを基に主記憶装置１か
ら読出したエントリ１０ａのステータスフラグ１０ｃ
（ビット４〜７）に“１１１１”を書込む（図８ステッ
プＳ３２）。

【００９８】次に、演算処理装置４−６は主記憶装置１
からヘッドポインタ１１を読出し（図８ステップＳ３
３）、そのヘッドポインタ１１の３バイト目に示された
キュー先頭演算処理装置番号と自装置の演算処理装置番
号“０００００１０１”とを比較する（図８ステップＳ
３４）。

【００９９】この場合、図３に示すように、ヘッドポイ
ンタ１１のキュー先頭演算処理装置番号と自装置の演算
処理装置番号“０００００１０１”とが一致するので、
演算処理装置４−６はヘッドポインタ１１のキュー先頭
演算処理装置番号のエントリ１０ａ、すなわち演算処理
装置４−６に対応するエントリ１０ａを読出す（図８ス
テップＳ３５）。

【０１００】演算処理装置４−６は読出したエントリ１
０ａのステータスフラグ１０ｃに“１１１１”を書込
み、アイドルプロセッサキュー１０ｅがオール“１”か
どうかをチェックする（図８ステップＳ３６）。

【０１０１】アイドルプロセッサキュー１０ｅがオール
“１”の場合、演算処理装置４−６が唯一キューにリン
クされているプロセッサであるので、演算処理装置４−
６がデキューされた後はキューが空になる。

【０１０２】よって、演算処理装置４−６はヘッドポイ
ンタ１１及びテイルポインタ１２の３バイト目をオール
“１”に書換え（図８ステップＳ３７）、ステータステ
ーブルロックを解除する（図８ステップＳ３８）。演算
処理装置４−６はステータステーブルロックを解除する
と、受信したＩ／Ｏ割込みの処理に移入する。

【０１０３】一方、演算処理装置４−６はアイドルプロ
セッサキュー１０ｅがオール“１”ではない場合、読出
したエントリ１０ａのアイドルプロセッサキュー１０ｅ
をヘッドポインタ１１の３バイト目に書込む（図８ステ
ップＳ３９）。

【０１０４】この後に、演算処理装置４−６は読出した
エントリ１０ａのアイドルプロセッサキュー１０ｅにオ
ール“１”を書込み（図８ステップＳ４０）、ステータ
ステーブルロックを解除する（図８ステップＳ３８）。
演算処理装置４−６はステータステーブルロックを解除
すると、受信したＩ／Ｏ割込みの処理に移入する。

【０１０５】ヘッドポインタ１１のキュー先頭演算処理
装置番号と自装置の演算処理装置番号“０００００１０
１”とが一致しなかった場合、演算処理装置４−６はヘ
ッドポインタ１１のキュー先頭演算処理装置番号のエン
トリ１０ａを読出す（図９ステップＳ４１）。

【０１０６】演算処理装置４−６は読出したエントリ１
０ａのアイドルプロセッサキュー１０ｅと自装置の演算
処理装置番号“０００００１０１”とを比較する（図９
ステップＳ４２）。

【０１０７】読出したエントリ１０ａのアイドルプロセ
ッサキュー１０ｅと自装置の演算処理装置番号“０００
００１０１”とが一致しなければ、演算処理装置４−６
は読出したエントリ１０ａのアイドルプロセッサキュー
１０ｅが示す次の演算処理装置番号のエントリ１０ａを
読出す（図９ステップＳ４３）。

【０１０８】演算処理装置４−６は読出したエントリ１
０ａのアイドルプロセッサキュー１０ｅと自装置の演算
処理装置番号“０００００１０１”とを比較する（図９
ステップＳ４３）。

【０１０９】読出したエントリ１０ａのアイドルプロセ
ッサキュー１０ｅと自装置の演算処理装置番号“０００
００１０１”とが一致すると、演算処理装置４−６は読
出したエントリ１０ａのアイドルプロセッサキュー１０
ｅのエントリ１０ａ、すなわち自装置に対応するエント
リ１０ａを読出す（図９ステップＳ４４）。

【０１１０】演算処理装置４−６は読出したエントリ１
０ａのアイドルプロセッサキュー１０ｅを一つ前のエン
トリ１０ａのアイドルプロセッサキュー１０ｅに書込み
（図９ステップＳ４５）、ステータステーブルロックを
解除する（図８ステップＳ３８）。演算処理装置４−６
はステータステーブルロックを解除すると、受信したＩ
／Ｏ割込みの処理に移入する。

【０１１１】つまり、演算処理装置４−６は自装置に対
応するエントリ１０ａのアイドルプロセッサキュー１０
ｅに書込まれていた内容を一つ前のエントリ１０ａのア
イドルプロセッサキュー１０ｅに書込み、自装置に対応
するエントリ１０ａのアイドルプロセッサキュー１０ｅ
を空にする。

【０１１２】上述した如く、演算処理装置４−６がアイ
ドル状態から非アイドル状態に遷移すると、ステータス
テーブル１０は図３に示す状態から図７に示す状態へと
更新される。

【０１１３】このように、演算処理装置４−１〜４−Ｎ
各々のアイドル状態を主記憶装置１のステータステーブ
ル１０に反映・更新し、入出力処理装置３−１〜３−Ｍ
各々がそのステータステーブル１０を参照してＩ／Ｏ割
込みを通知する演算処理装置４−１〜４−Ｎを決定する
ことによって、特定の演算処理装置に負荷が集中するの
を防ぐことができる。

【０１１４】また、演算処理装置が障害等によってシス
テムから切離されても、他の演算処理装置が切離された
装置に代って処理を続行することができる。

【０１１５】さらに、演算処理装置間及び演算処理装置
と入出力処理装置との間の排他制御が不要になるととも
に、同一のプロセッサグループ内の演算処理装置で割込
み処理を行うのが可能となる。よって、キャッシュメモ
リのヒット率の低下を防ぐことができ、演算処理装置４
−１〜４−Ｎの利用効率を向上させることができる。

【０１１６】

【発明の効果】以上説明したように本発明のデータ処理
装置によれば、キャッシュメモリを夫々共有する複数の
演算処理装置及び複数の入出力処理装置を含む一以上の
プロセッサグループと、そのプロセッサグループが共有
する主記憶装置とからなり、演算処理装置から入出力処
理装置に対してプロセッサ間通信によって入出力動作を
起動する手段と、入出力処理装置から演算処理装置に入
出力割込みを報告する手段とを有するデータ処理装置に
おいて、演算処理装置各々がアイドル状態か否かを示す
状態情報を保持する保持手段に演算処理装置各々の状態
を反映させ、入出力処理装置各々が保持手段の内容を参
照して検出したアイドル状態の演算処理装置及び予め定
められた所定の演算処理装置のうちの一方に入出力割込
みを報告することによって、キャッシュメモリのヒット
率の低下を防ぐことができ、演算処理装置の利用効率を
向上させることができるという効果がある。

【０１１７】また、本発明の他のデータ処理装置によれ
ば、同一のプロセッサグループ内におけるアイドル状態
の演算処理装置を検出するようにし、保持手段の内容を
参照して検出したアイドル状態の演算処理装置と所定の
演算処理装置と上記の同一のプロセッサグループ内にお
けるアイドル状態の演算処理装置とのうちの一つに入出
力割込みを報告することによって、キャッシュメモリの
ヒット率及び演算処理装置の利用効率を向上させること
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のシステム構成を示すブロッ
ク図である。

【図２】図１のステータステーブルの構成を示す図であ
る。

【図３】図２のステータステーブルが更新された状態を
示す図である。

【図４】本発明の一実施例による演算処理装置がアイド
ル状態に遷移する際のステータステーブルの更新処理を
示す図である。

【図５】図１の入出力処理装置のＩ／Ｏ終了割込みの発
行先を決定する処理動作を示すフローチャートである。

【図６】図１の入出力処理装置のＩ／Ｏ終了割込みの発
行先を決定する処理動作を示すフローチャートである。

【図７】図３のステータステーブルが更新された状態を
示す図である。

【図８】本発明の一実施例による演算処理装置が非アイ
ドル状態に遷移する際のステータステーブルの更新処理
を示す図である。

【図９】本発明の一実施例による演算処理装置が非アイ
ドル状態に遷移する際のステータステーブルの更新処理
を示す図である。

【符号の説明】

１ 主記憶装置 ２−１〜２−ｎ プロセッサグループ ３−１〜３−４ 入出力処理装置 ４−１〜４−４ 演算処理装置 ５−１ キャッシュメモリ １０ ステータステーブル

Claims (5)

【特許請求の範囲】
1. 【請求項１】 キャッシュメモリを夫々共有する複数の
   演算処理装置及び複数の入出力処理装置を含む一以上の
   プロセッサグループと、前記プロセッサグループが共有
   する主記憶装置とからなり、前記演算処理装置から前記
   入出力処理装置に対してプロセッサ間通信によって入出
   力動作を起動する手段と、前記入出力処理装置から前記
   演算処理装置に入出力割込みを報告する手段とを有する
   データ処理装置であって、前記演算処理装置各々がアイ
   ドル状態か否かを示す状態情報を保持する保持手段と、
   前記演算処理装置各々に設けられかつ自装置の前記状態
   情報を前記保持手段に出力する手段と、前記入出力処理
   装置各々に設けられかつ前記保持手段の内容を参照して
   前記アイドル状態の演算処理装置を検出する検出手段
   と、前記入出力処理装置各々に設けられかつ前記検出手
   段によって検出された前記アイドル状態の演算処理装置
   及び予め定められた所定の演算処理装置のうちの一方に
   前記入出力割込みを報告する報告手段とを有することを
   特徴とするデータ処理装置。
2. 【請求項２】 前記報告手段は、前記検出手段によって
   前記アイドル状態の演算処理装置が検出されたときに当
   該演算処理装置に前記入出力割込みを報告する手段と、
   前記検出手段によって前記アイドル状態の演算処理装置
   が検出されなかったときに前記所定の演算処理装置に前
   記入出力割込みを報告する手段とを含むことを特徴とす
   る請求項１記載のデータ処理装置。
3. 【請求項３】 同一のプロセッサグループに属すること
   を示すグループ情報を前記保持手段に書込む手段と、前
   記保持手段に設けられかつ前記アイドル状態の演算処理
   装置をリンクするキューとを含むことを特徴とする請求
   項１または請求項２記載のデータ処理装置。
4. 【請求項４】 前記保持手段の内容を参照して同一のプ
   ロセッサグループ内における前記アイドル状態の演算処
   理装置を検出する手段を前記複数の入出力処理装置各々
   に含み、前記報告手段が前記検出手段によって検出され
   た前記アイドル状態の演算処理装置と前記所定の演算処
   理装置と前記同一のプロセッサグループ内における前記
   アイドル状態の演算処理装置とのうちの一つに前記入出
   力割込みを報告するようにしたことを特徴とする請求項
   １から請求項３のいずれか記載のデータ処理装置。
5. 【請求項５】 非アイドル状態から前記アイドル状態へ
   の遷移時に前記キューに自装置を特定する装置番号をエ
   ンキューする手段と、前記アイドル状態から前記非アイ
   ドル状態への遷移時に前記キューから前記自装置を特定
   する装置番号をデキューする手段とを前記複数の演算処
   理装置各々に含むことを特徴とする請求項３または請求
   項４記載のデータ処理装置。