JPH0729933U - 位相ロックループ回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源電圧が変動しても発振信号が位相のずれ
たタイミングで位相ロックされないようにした位相ロッ
クループ回路を提供する。 【構成】 差動増幅器Ａの非反転入力端子（＋）に、反
転入力端子（−）に接続されている入力抵抗Ｒ₁の値Ｒ
のｘ倍の値（ｘＲ）の入力抵抗Ｒ₂を接続すると共に、
この非反転入力端子（＋）にさらに値Ｒの抵抗Ｒ₃を介
して定電圧源Ｐを接続する。このような構成で、非反転
入力端子（＋）に接続した入力抵抗Ｒ₂の値ｘＲを所定
値に設定する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電圧制御発振器の入力回路を差動増幅器で構成した位相ロックルー プ回路に関し、特に電源電圧変動による発振周波数の変化を防止するものである 。

【０００２】

【従来の技術】

位相ロックループ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ回路；以下ＰＬ Ｌ回路と称する）は、安定した周波数の信号を発生する回路として、受信機の局 部発振回路等を初めとする各種の周波数発生回路に応用されている。図４はこの ようなＰＬＬ回路の基本構成を示すもので、１は基準信号ａと発振信号ｂとを入 力して両信号の位相差を比較して両信号の位相差に応じた信号を出力する位相比 較器、２はその信号を入力してこれに基づいた直流電圧を出力するループフィル タ、３は位相エラー電圧及び直流電圧を増幅する増幅器、４は増幅された位相エ ラー電圧及び直流電圧をバイアス電圧として入力してこれにより決定される周波 数ｆｓの発振信号ｓを出力する電圧制御発振器、５はこの発振信号ｓを１／Ｎに 分周して発振信号ｂを出力する分周器である。また、ループフィルタ２及び増幅 器３は回路全体の伝達特性を調整するように働く。

【０００３】 このような構成のＰＬＬ回路によれば、位相比較器１に入力される発振信号ｂ は基準信号ａに周波数が一致するまで、すなわち両信号ａ，ｂの位相差がなくな って位相ロック状態になるまでループ系の制御動作が行われて、電圧制御発振器 ４から出力される発振信号ｓが制御される。そして、位相ロックされた状態では 、ｆｓ＝Ｎｆａ＝Ｎｆｂで示される周波数ｆｓの発振信号ｓを電圧制御発振器４ から発生することができる。ここで、ｆａは基準信号ａの周波数、ｆｂは発振信 号ｂの周波数である。この発振信号ｓは分周器５の分周比Ｎの値を任意に設定す ることにより、任意の周波数ｆｓを得ることができる。ここで、電圧制御発振器 ４の発振周波数ｆｓは、その発振回路に用いられている可変容量ダイオードに印 加されるバイアス電圧のみによって決定され、ＰＬＬ回路全体の電源電圧変動に は影響されない。

【０００４】 また、このようなＰＬＬ回路では、位相比較器１に入力される基準信号ａが何 らかの原因で一定時間欠落しても、位相ロック状態が維持されるように高い安定 性を持たせるように、電圧制御発振器４の発振素子としては電圧制御水晶発振器 が用いられている。図５はこのようなＰＬＬ回路で特に重要な要素である電圧制 御発振器４の発振器入力回路６を示すもので、差動増幅器Ａを用いたミキサー回 路で構成されている。Ｒ₁は反転入力端子（−）に接続された入力抵抗、Ｒ₂は非 反転入力端子（＋）に接続された入力抵抗、Ｒ_fは帰還抵抗である。なお、Ｒ₁＝ Ｒ₂＝Ｒ_f＝Ｒ（任意の値）に設定された例で示している。ここで、反転入力端子 （−）には位相エラー電圧が入力されると共に、非反転入力端子（＋）にはバイ アス電圧が入力される。また、入力回路６が接続される電圧制御発振器４には、 前記したような電圧制御水晶発振器ＸＬ₀、可変容量ダイオードＶＤ₀が用いられ ている。

【０００５】 ここで、以上のようなＰＬＬ回路で、回路全体の電源電圧がα倍変動した場合 を考えてみる。α倍電源電圧が変動すると、位相ロック時に差動増幅器Ａの反転 入力端子（−）に印加される位相エラー電圧は、電源電圧変動前の位相ロック時 の位相エラー電圧Ｖ₁に比較して、Ｖ₁＋αＶ₁のように変化する。また、位相ロ ック時に差動増幅器Ａの非反転入力端子（＋）に印加される発振周波数ｆｓを決 定するバイアス電圧は、電源電圧変動前の位相ロック時のバイアス電圧Ｖ₂に比 較して、Ｖ₂＋αＶ₂のように変化する。この結果、差動増幅器ＡからはＶ₀＝α （Ｖ₂−Ｖ₁）（但し、Ｖ₂＞Ｖ₁の場合、正確にはα｜Ｖ₂−Ｖ₁｜）が出力されて 、この電圧変化分Ｖ₀が電圧制御発振器４に加えられることになる。

【０００６】 図６及び図７はこのように電源電圧が変動する前後の各信号を示すタイムチャ ートで、図６は電源電圧変動前、図７は電源電圧変動後の信号を示している。図 ６で、ａは基準信号、ｂは発振信号、ｃは位相エラー電圧、ｄは出力電圧、ｂ’ は出力電圧ｄに基づいた発振信号を示している。一方、図７でａは基準信号、ｂ は発振信号、ｃは位相エラー電圧、ｄは出力電圧、ｂ’は出力電圧ｄに基づいた 発振信号、ｃ’は発振信号ｂ’に基づいた位相エラー電圧、ｄ’は位相エラー電 圧ｃ’に基づいた出力電圧、ｂ”は出力電圧ｄ’に基づいた発振信号を示してい る。

【０００７】

【考案が解決しようとする課題】

従来の位相ロックループ回路では、回路全体の電源電圧が変動した場合入力回 路から変化した出力電圧Ｖ₀が電圧制御発振器４に加えられるので、この電圧制 御発振器４の発振周波数ｆｓが変化することになって、この発振信号ｓの位相変 化が生じるため、位相のずれたタイミングで位相ロックが行われてしまうという 問題がある。

【０００８】 本考案は以上のような問題に対処してなされたもので、電源電圧が変動しても 発振信号が位相のずれたタイミングで位相ロックされないようにした位相ロック ループ回路を提供することを目的とするものである。

【０００９】

【課題を解決するための手段】

上記目的を達成するために本考案は、位相比較器から出力された位相差に基づ いたバイアス電圧によって発振周波数が決定される電圧制御発振器の入力回路を 、差動増幅器で構成した位相ロックループ回路において、前記差動増幅器の非反 転入力端子に、反転入力端子に接続されている入力抵抗の値Ｒのｘ倍の値（ｘＲ ）の入力抵抗を接続すると共に、この非反転入力端子にさらに値Ｒの抵抗を介し て定電圧源を接続したことを特徴とするものである。

【００１０】

【作用】

請求項１に記載の本考案の構成によれば、差動増幅器の非反転入力端子に、反 転入力端子に接続されている入力抵抗の値Ｒのｘ倍の値（ｘＲ）の入力抵抗を接 続すると共に、この非反転入力端子にさらに値Ｒの抵抗を介して定電圧源を接続 したことにより、この非反転入力端子に接続した入力抵抗の値ｘＲを所定値に設 定する。これによって、電源電圧が変動しても発振信号が位相のずれたタイミン グで位相ロックされないようにすることができる。

【００１１】

【実施例】

以下図面を参照して本考案の実施例を説明する。 図１は本考案の位相ロックループ回路の実施例を示すもので、電圧制御発振器 に接続される発振器入力回路を示すものである。この入力回路６は従来と同様に 差動増幅器Ａを用いたミキサー回路で構成されており、Ｒ₁は反転入力端子（− ）に接続された入力抵抗、Ｒ₂は非反転入力端子（＋）に接続された入力抵抗、 Ｒ₃は非反転入力端子（＋）に接続された抵抗、Ｐは抵抗Ｒ₃を介して非反転入力 端子（＋）に接続された定電圧源、Ｒ_fは帰還抵抗である。

【００１２】 ここで、Ｒ₁＝Ｒ₃＝Ｒ_f＝Ｒ（任意の値）に設定した例で示している。また、 Ｒ₂は値Ｒのｘ（任意の値）倍の値（ｘＲ）を有するように設定されている。α Ｖ₁は電源電圧がα倍変動した場合に反転入力端子（−）に入力される位相エラ ー電圧、αＶ₂は電源電圧がα倍変動した場合に非反転入力端子（＋）に入力さ れるバイアス電圧、Ｉ_-は入力抵抗Ｒ₁及び帰還抵抗Ｒ_fを流れる電流、Ｖ_-は反転 入力端子（−）の電位、Ｖ₊は非反転入力端子（＋）の電位、Ｖ₀は差動増幅器Ａ の出力電圧である。

【００１３】 図２は図１の定電圧源Ｐの具体的構成例を示すもので、Ｑ₁乃至Ｑ₇はトランジ スタ、Ｒ₁₀は乃至Ｒ₁₃は抵抗、Ｃ₁はコンデンサ、Ｉ₀は定電流源である。また、 図３は図４の電圧制御水晶発振器ＸＬ₀の具体的構成例を示すもので、Ｑ₈，Ｑ₉ はトランジスタ、Ｒ₁₄乃至Ｒ₁₈は抵抗、ＸＬは水晶発振器、Ｃ₂，Ｃ₃はコンデン サ、ＶＤは可変容量ダイオードである。

【００１４】 図１において、次式が成立する。 Ｖ₊＝（Ｒ／ｘＲ＋Ｒ）αＶ₂＝Ｖ_- …（１） Ｉ_-＝（αＶ₁−Ｖ_-）／Ｒ …（２） Ｖ₀＝Ｖ_-−Ｉ_-Ｒ＝Ｖ_-−αＶ₁＋Ｖ_- ＝２Ｖ_-−αＶ₁ …（３） ここで、差動増幅器Ａの出力電圧Ｖ₀、すなわち電圧変化分Ｖ₀を０（Ｖ₀＝０ ）にするためには、上式（３）を変形して、αＶ₁＝２Ｖ_-となることが要件とな る。この要件の式のＶ_-に上式（１）を代入することにより、次式が成立する。 αＶ₁＝２Ｖ_-＝（２Ｒ／ｘＲ＋Ｒ）αＶ₂ …（４） 次に、上式（４）に基づいて次式が成立する。 Ｖ₁＝（２／ｘ＋１）Ｖ₂ …（５） 続いて、上式（５）に基づいて次式が成立する。 ｘ＝（２Ｖ₂／Ｖ₁）−１ …（６）

【００１５】 このように本実施例によれば、図１の構成において、差動増幅器Ａの非反転入 力端子（＋）に接続する入力抵抗Ｒ₂として、上式（６）を満足するような値に ｘを選んでこのｘにＲを乗じたｘＲを所定値に設定した値のものを用いることに より、電源電圧変動時に差動増幅器Ａから出力される電圧変化分Ｖ₀を０にする ことができる。これによって、回路全体の電源電圧が変動しても、入力回路６か ら電圧制御発振器４に変化した出力電圧が加えられることはなくなるので、この 電圧制御発振器４の発振周波数ｆｓが変化することはなくなる。よって、この発 振信号ｓの位相変化は生じないため、発振信号ｓが位相のずれたタイミングで位 相ロックされることはなくなるので、電源電圧変動による発振周波数の変化を防 止することができる。

【００１６】 なお、本文中では発振器入力回路６としては、説明を簡単にするためゲインを 持たないミキサー回路で構成した例で示したが、同様な回路構成で帰還抵抗Ｒ_f を変えて、ｘを適当な値に選ぶことによりゲインを持たせるようにしても、同様 な効果を得ることができる。

【００１７】

【考案の効果】 以上述べたように本考案によれば、差動増幅器の非反転入力端子に、反転入力 端子に接続されている入力抵抗の値Ｒのｘ倍の値（ｘＲ）の入力抵抗を接続する と共に、この非反転入力端子にさらに値Ｒの抵抗を介して定電圧源を接続するよ うにしたので、電源電圧が変動しても発振信号が位相のずれたタイミングで位相 ロックされないようにすることができる。

【図面の簡単な説明】

【図１】本考案の位相ロックループ回路の実施例を示す
回路図である。

【図２】図１の主要部の具体的構成例を示す回路図であ
る。

【図３】電圧制御水晶発振器の具体的構成例を示す回路
図である。

【図４】位相ロックループ回路の構成を示す回路図であ
る。

【図５】従来の位相ロックループ回路に用いられる発振
器入力回路を示す回路図である。

【図６】電源電圧変動前の各信号を示すタイムチャート
である。

【図７】電源電圧変動後の各信号を示すタイムチャート
である。

【符号の説明】

１ 位相比較器 ４ 電位制御発振器 ６ 発振器入力回路 Ｒ₁，Ｒ₂ 入力抵抗 Ｒ₃ 抵抗 Ｒ_f 帰還抵抗 Ｐ 定電圧源 Ａ 差動増幅器 Ｖ₁ 位相エラー電圧 Ｖ₂ バイアス電圧

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年３月２４日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図６】

【図２】

【図３】

【図４】

【図５】

【図７】

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 位相比較器から出力された位相差に基づ
   いたバイアス電圧によって発振周波数が決定される電圧
   制御発振器の入力回路を、差動増幅器で構成した位相ロ
   ックループ回路において、前記差動増幅器の非反転入力
   端子に、反転入力端子に接続されている入力抵抗の値Ｒ
   のｘ倍の値（ｘＲ）の入力抵抗を接続すると共に、この
   非反転入力端子にさらに値Ｒの抵抗を介して定電圧源を
   接続したことを特徴とする位相ロックループ回路。