JPH0730409A - 急速復帰計数デバイス - Google Patents
急速復帰計数デバイスInfo
- Publication number
- JPH0730409A JPH0730409A JP6076874A JP7687494A JPH0730409A JP H0730409 A JPH0730409 A JP H0730409A JP 6076874 A JP6076874 A JP 6076874A JP 7687494 A JP7687494 A JP 7687494A JP H0730409 A JPH0730409 A JP H0730409A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- register
- counting device
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 急速に復帰できる計数デバイスの提供
【構成】 信号プロセッサで使用するのに特に適する急
速復帰計数デバイスであって、該計数デバイスはその入
力でクロック信号を受け取るカウンタ１を有し、該カウ
ンタはその出力信号を、クロック信号により計時される
１番目のレジスタ２と復帰信号により計時される２番目
のレジスタ３とに供給し、また上記計数デバイスは合計
段階４を有し、これを用いて上記２番目の計時されたレ
ジスタ３の出力信号が上記１番目の計時されたレジスタ
２の出力信号から引き算され、上記合計段階４が計数デ
バイスの出力信号を供給する。
速復帰計数デバイスであって、該計数デバイスはその入
力でクロック信号を受け取るカウンタ１を有し、該カウ
ンタはその出力信号を、クロック信号により計時される
１番目のレジスタ２と復帰信号により計時される２番目
のレジスタ３とに供給し、また上記計数デバイスは合計
段階４を有し、これを用いて上記２番目の計時されたレ
ジスタ３の出力信号が上記１番目の計時されたレジスタ
２の出力信号から引き算され、上記合計段階４が計数デ
バイスの出力信号を供給する。
Description
【０００１】
【産業上の利用分野】本発明はクロック信号により計時
されるカウンタを有する急速復帰計数デバイス<rapidly
resettable counting device>に関する。
されるカウンタを有する急速復帰計数デバイス<rapidly
resettable counting device>に関する。
【０００２】急速に復帰することのできる精確に計時さ
れたカウンタ、すなわち復帰動作の後で次のクロックパ
ルスが来れば計数を続けるようなカウンタを必要とする
用途は沢山ある。例えば、ディジタル・テレビジョン信
号の処理用に、又はディジタル信号プロセッサ用に、そ
のようなカウンタが必要である。
れたカウンタ、すなわち復帰動作の後で次のクロックパ
ルスが来れば計数を続けるようなカウンタを必要とする
用途は沢山ある。例えば、ディジタル・テレビジョン信
号の処理用に、又はディジタル信号プロセッサ用に、そ
のようなカウンタが必要である。
【０００３】
【従来の技術】既知のディジタル信号プロセッサでは、
計数デバイスは一般的に数個のクロック周期に亙る潜伏
時間を必要とする。その結果、復帰動作は幾つかのクロ
ックパルスの後にのみ実現することになろう。この問題
は複数の低速副カウンタを並列に配置することにより回
避することができ、そのとき副カウンタの数をｎとすれ
ばそれらはクロック頻度のｎ回毎に１回動作するのであ
る。しかし、その場合には副カウンタの時間的及び位相
的に精確な復帰を実現することが困難であり、従って高
価である。
計数デバイスは一般的に数個のクロック周期に亙る潜伏
時間を必要とする。その結果、復帰動作は幾つかのクロ
ックパルスの後にのみ実現することになろう。この問題
は複数の低速副カウンタを並列に配置することにより回
避することができ、そのとき副カウンタの数をｎとすれ
ばそれらはクロック頻度のｎ回毎に１回動作するのであ
る。しかし、その場合には副カウンタの時間的及び位相
的に精確な復帰を実現することが困難であり、従って高
価である。
【０００４】
【発明が解決しようとする課題】本発明の目的はこれら
の問題を持たない急速復帰計数デバイスを提供すること
である。
の問題を持たない急速復帰計数デバイスを提供すること
である。
【０００５】
【課題を解決するための手段】本発明による急速復帰計
数デバイスを用いれば、この目的は、該デバイスがその
入力でクロック信号を受け取るカウンタを有し、該カウ
ンタはクロック信号により計時される１番目のレジスタ
と復帰信号により計時される２番目のレジスタとにその
出力信号を供給し、また該デバイスは合計段階を有し、
これを用いて上記２番目の計時されたレジスタの出力信
号が上記１番目の計時されたレジスタの出力信号から引
き算され、上記合計段階が計数デバイスの出力信号を供
給することにより達成される。
数デバイスを用いれば、この目的は、該デバイスがその
入力でクロック信号を受け取るカウンタを有し、該カウ
ンタはクロック信号により計時される１番目のレジスタ
と復帰信号により計時される２番目のレジスタとにその
出力信号を供給し、また該デバイスは合計段階を有し、
これを用いて上記２番目の計時されたレジスタの出力信
号が上記１番目の計時されたレジスタの出力信号から引
き算され、上記合計段階が計数デバイスの出力信号を供
給することにより達成される。
【０００６】この計数デバイスでは、カウンタ自身は復
帰をする必要が最早ないのである。その代わりに、復帰
信号が生じたときにカウンタの出力に在る値が２番目の
レジスタに搭載される。次のクロックパルスに応じて２
番目のレジスタの出力信号が１番目のレジスタの出力信
号から減算される。このクロックパルスで計数デバイス
の出力信号すなわち加算段階の出力信号がゼロからスタ
ートし、従って復帰したことになるのである。
帰をする必要が最早ないのである。その代わりに、復帰
信号が生じたときにカウンタの出力に在る値が２番目の
レジスタに搭載される。次のクロックパルスに応じて２
番目のレジスタの出力信号が１番目のレジスタの出力信
号から減算される。このクロックパルスで計数デバイス
の出力信号すなわち加算段階の出力信号がゼロからスタ
ートし、従って復帰したことになるのである。
【０００７】新しい復帰信号が出現する度に毎回この過
程が繰り返され、それが次のクロックパルスで出力信号
を復帰させる。
程が繰り返され、それが次のクロックパルスで出力信号
を復帰させる。
【０００８】このやり方で２つのクロックパルスの間に
復帰が実行され、それにより計数過程は妨害されること
なく続行し、復帰による何らの問題も生じないようにす
ることが可能である。
復帰が実行され、それにより計数過程は妨害されること
なく続行し、復帰による何らの問題も生じないようにす
ることが可能である。
【０００９】本発明の一実施例では、カウンタはｍを法
とする<modulo-m>カウンタとして構築してもよい。する
と、このカウンタ自体はｍ個のクロックパルスを循環的
に計数する。このことは２つのレジスタを用いる復帰動
作には何らの影響も与えないので、従って急速復帰計数
デバイスも、そのようなｍを法とするカウンタを用いる
ことができる。
とする<modulo-m>カウンタとして構築してもよい。する
と、このカウンタ自体はｍ個のクロックパルスを循環的
に計数する。このことは２つのレジスタを用いる復帰動
作には何らの影響も与えないので、従って急速復帰計数
デバイスも、そのようなｍを法とするカウンタを用いる
ことができる。
【００１０】クロック頻度が比較的高いときにはカウン
タが１個では適切でないかも知れない、その場合には複
数の副カウンタが並列に配置される。そうすると本発明
ではカウンタが複数の並列に接続された副カウンタを有
し、それらにクロック信号を副カウンタの数で分割した
ものが与えられ、それらの副カウンタは１クロック毎に
シフトして動作し、それら副カウンタの出力信号はマル
チプレクサーを用いて組合せられる。
タが１個では適切でないかも知れない、その場合には複
数の副カウンタが並列に配置される。そうすると本発明
ではカウンタが複数の並列に接続された副カウンタを有
し、それらにクロック信号を副カウンタの数で分割した
ものが与えられ、それらの副カウンタは１クロック毎に
シフトして動作し、それら副カウンタの出力信号はマル
チプレクサーを用いて組合せられる。
【００１１】すると、クロック頻度のｎ回に１回のみ動
作するので、個々の副カウンタは低速になる。このよう
にすれば、本発明による急速復帰計数デバイスの復帰過
程は何ら変更されず、２つのレジスタがマルチプレクサ
ーの後位に配置されるだけである。
作するので、個々の副カウンタは低速になる。このよう
にすれば、本発明による急速復帰計数デバイスの復帰過
程は何ら変更されず、２つのレジスタがマルチプレクサ
ーの後位に配置されるだけである。
【００１２】更にもう１つの実施例によれば、本発明に
よる計数デバイスを信号プロセッサ中で使用することが
有益である。
よる計数デバイスを信号プロセッサ中で使用することが
有益である。
【００１３】本発明によるデバイスは、例えばディジタ
ル・テレビジョン信号の画像ラインの画素の位置を検出
するのに極めて適切であって、その理由は、計数過程を
中断又は妨害することなく各画像ラインの始めに急速に
復帰することができるからである。このことは前に実行
された復帰動作に拘らずライン位置の信頼できる検出を
保証する。
ル・テレビジョン信号の画像ラインの画素の位置を検出
するのに極めて適切であって、その理由は、計数過程を
中断又は妨害することなく各画像ラインの始めに急速に
復帰することができるからである。このことは前に実行
された復帰動作に拘らずライン位置の信頼できる検出を
保証する。
【００１４】
【実施例】以下、本発明の２つの典型的な実施例を図面
により詳細に説明する。
により詳細に説明する。
【００１５】図１は急速復帰計数デバイスの１番目の実
施例の概略ブロック図で、これはクロック信号CLK の与
えられる入力を持つカウンタ１を有する。図１のカウン
タ１の出力信号Ｓが、クロック信号CLK により計時され
る１番目のレジスタ２に与えられ、また復帰信号SYNCに
より計時される２番目のレジスタ３にも与えられる。
施例の概略ブロック図で、これはクロック信号CLK の与
えられる入力を持つカウンタ１を有する。図１のカウン
タ１の出力信号Ｓが、クロック信号CLK により計時され
る１番目のレジスタ２に与えられ、また復帰信号SYNCに
より計時される２番目のレジスタ３にも与えられる。
【００１６】レジスタ２及び３の後には合計段階があ
り、これは加算器又は減算器である。図１に示す実施例
では加算器４を有し、これは非反転入力５及び反転入力
６を持っている。レジスタ２の出力信号は非反転入力５
に与えられ、レジスタ３の出力信号は反転入力６に与え
られる。
り、これは加算器又は減算器である。図１に示す実施例
では加算器４を有し、これは非反転入力５及び反転入力
６を持っている。レジスタ２の出力信号は非反転入力５
に与えられ、レジスタ３の出力信号は反転入力６に与え
られる。
【００１７】通常の計数過程の間においては、カウンタ
１の出力に以前に現れた出力値が、各クロックパルスCL
K でレジスタ２に搭載され、合計段階４を経由して計数
デバイスの出力に供給される。
１の出力に以前に現れた出力値が、各クロックパルスCL
K でレジスタ２に搭載され、合計段階４を経由して計数
デバイスの出力に供給される。
【００１８】復帰信号SYNCのパルスを用いて起動する最
初の復帰動作によって、カウンタ１の出力信号の値がレ
ジスタ３に搭載される。続いてこの値がレジスタ３の出
力に現れ、その結果、それは合計段階４の反転入力６に
も現れる。
初の復帰動作によって、カウンタ１の出力信号の値がレ
ジスタ３に搭載される。続いてこの値がレジスタ３の出
力に現れ、その結果、それは合計段階４の反転入力６に
も現れる。
【００１９】合計段階４は、カウンタ１のそれ以後のす
べての値から、またそれ故に１番目のレジスタ２の出力
値からも、レジスタ３に記憶されている値を減ずる。こ
のことはレジスタ３の出力信号がレジスタ２の出力信号
から引き算されることを意味する。従って、計数デバイ
ス全体の出力信号Ｚをも構成するところの合計段階４の
出力信号は、再び零（ゼロ）から始まる。復帰信号SYNC
の復帰パルスが生じる度毎に、レジスタ３には以後の計
数から減算された計数が搭載されるので、計数デバイス
の出力信号は復帰動作後には毎回ゼロに復帰する。
べての値から、またそれ故に１番目のレジスタ２の出力
値からも、レジスタ３に記憶されている値を減ずる。こ
のことはレジスタ３の出力信号がレジスタ２の出力信号
から引き算されることを意味する。従って、計数デバイ
ス全体の出力信号Ｚをも構成するところの合計段階４の
出力信号は、再び零（ゼロ）から始まる。復帰信号SYNC
の復帰パルスが生じる度毎に、レジスタ３には以後の計
数から減算された計数が搭載されるので、計数デバイス
の出力信号は復帰動作後には毎回ゼロに復帰する。
【００２０】カウンタ１は、ｍを法とする（モジュロｍ
の）カウンタであってもよい。すると計数デバイスの出
力信号もまたモジュロｍの信号になるが、それは復帰信
号のパルスで復帰することができる。
の）カウンタであってもよい。すると計数デバイスの出
力信号もまたモジュロｍの信号になるが、それは復帰信
号のパルスで復帰することができる。
【００２１】図２に示す本発明の２番目の実施例も、１
番目のレジスタ２、２番目のレジスタ３、及び合計段階
４を有し、それらは図１に示すデバイスの対応するエレ
メントと同じやり方で配置されている。
番目のレジスタ２、２番目のレジスタ３、及び合計段階
４を有し、それらは図１に示すデバイスの対応するエレ
メントと同じやり方で配置されている。
【００２２】しかし図２に示す実施例では、図１に示す
１番目の実施例のカウンタ１が、複数の副カウンタ11,
12, 13, …, 及び15で形成されている。分割器16がクロ
ック信号CLK を除数ｎで分割する、但しｎは副カウンタ
11から15までの数に等しい。例えばもし４個の副カウン
タが使われているならば、各副カウンタの受信するクロ
ックパルスのクロック頻度は原クロック信号CLK のそれ
の４分の１である。このデバイスは、副カウンタが図１
のカウンタ１よりも低速にできるという利点を持つ。
１番目の実施例のカウンタ１が、複数の副カウンタ11,
12, 13, …, 及び15で形成されている。分割器16がクロ
ック信号CLK を除数ｎで分割する、但しｎは副カウンタ
11から15までの数に等しい。例えばもし４個の副カウン
タが使われているならば、各副カウンタの受信するクロ
ックパルスのクロック頻度は原クロック信号CLK のそれ
の４分の１である。このデバイスは、副カウンタが図１
のカウンタ１よりも低速にできるという利点を持つ。
【００２３】図２に示すデバイスの副カウンタ11から15
までの出力信号は、マルチプレクサー17を用いて組合せ
られる。
までの出力信号は、マルチプレクサー17を用いて組合せ
られる。
【００２４】かような複数の副カウンタを有する計数デ
バイスにとって、カウンタの復帰は特に困難である、そ
れは先ず第一に各カウンタを個々に復帰させなければな
らないこと、及びそればかりでなく、カウンタは１クロ
ック周期ずつ位相シフトして動作しているので各カウン
タを正しい位相で復帰させなければならないことによ
る。
バイスにとって、カウンタの復帰は特に困難である、そ
れは先ず第一に各カウンタを個々に復帰させなければな
らないこと、及びそればかりでなく、カウンタは１クロ
ック周期ずつ位相シフトして動作しているので各カウン
タを正しい位相で復帰させなければならないことによ
る。
【００２５】本発明の計数デバイスは、複数の副カウン
タを有するカウンタに対しても何らの変更を加えること
なく適応する。図２は、２個のレジスタ２及び３と合計
段階４とが、マルチプレクサー17の出力の後位に配置さ
れていることが示される。これらの回路エレメントの動
作は図１に示す回路配置のそれらと同様である。
タを有するカウンタに対しても何らの変更を加えること
なく適応する。図２は、２個のレジスタ２及び３と合計
段階４とが、マルチプレクサー17の出力の後位に配置さ
れていることが示される。これらの回路エレメントの動
作は図１に示す回路配置のそれらと同様である。
【００２６】図１及び図２に示す計数デバイスは、例え
ばディジタル信号プロセッサに好適に使用できる。それ
らは例えばディジタル・テレビジョン信号の処理用に用
いられ、その場合にはこれらの計数デバイスはそのよう
なテレビジョン信号の画像ライン内部の画素のライン位
置の検出のために使用できる。そのときカウンタ１又は
副カウンタ11から15までは、例えば新画素が生じるレー
トを計数する。計数デバイスは画像ラインの始めに生成
された信号を用いて復帰し、該信号は例えば水平同期信
号から導くことができる。この目的のためには特に、計
数過程が復帰によって妨害されないこと、及びその結果
として画像ラインのそのような画素の位置の信頼できる
検出が、復帰動作とは独立に可能であることが極めて好
適なのである。
ばディジタル信号プロセッサに好適に使用できる。それ
らは例えばディジタル・テレビジョン信号の処理用に用
いられ、その場合にはこれらの計数デバイスはそのよう
なテレビジョン信号の画像ライン内部の画素のライン位
置の検出のために使用できる。そのときカウンタ１又は
副カウンタ11から15までは、例えば新画素が生じるレー
トを計数する。計数デバイスは画像ラインの始めに生成
された信号を用いて復帰し、該信号は例えば水平同期信
号から導くことができる。この目的のためには特に、計
数過程が復帰によって妨害されないこと、及びその結果
として画像ラインのそのような画素の位置の信頼できる
検出が、復帰動作とは独立に可能であることが極めて好
適なのである。
【図１】図１は、１個のカウンタを有する急速復帰計数
デバイスを示す図である。
デバイスを示す図である。
【図２】図２は、そのカウンタが複数の副カウンタから
成る急速復帰計数デバイスを示す図である。
成る急速復帰計数デバイスを示す図である。
１ カウンタ ２ １番目のレジスタ ３ ２番目のレジスタ ４ 合計段階 ５ 合計段階の非反転入力 ６ 合計段階の反転入力 11, 12, 13, …, 15 副カウンタ 16 分割器 17 マルチプレクサー CLK クロック信号 SYNC 復帰信号
Claims (5)
- 【請求項１】 その入力でクロック信号を受け取るカウ
ンタ(1) を有して成り、該カウンタ(1) はクロック信号
により計時される１番目のレジスタ(2) と復帰信号によ
り計時される２番目のレジスタ(3) とにその出力信号を
供給し、また合計段階(4) を有して成り、これを用いて
上記２番目の計時されたレジスタ(3)の出力信号が上記
１番目の計時されたレジスタ(2) の出力信号から引き算
され、上記合計段階(4) が計数デバイスの出力信号を供
給することを特徴とする急速復帰計数デバイス。 - 【請求項２】 カウンタ(1) はｍを法とするカウンタで
あることを特徴とする請求項１に記載の急速復帰計数デ
バイス。 - 【請求項３】 カウンタが並列に接続された複数の副カ
ウンタ(11,12,13,…,15)を有し、副カウンタ数で分割さ
れたクロック信号がそれら副カウンタに与えられ、それ
らの副カウンタの出力信号はマルチプレクサー(17)を用
いて組み合わせられることを特徴とする請求項１又は２
に記載の急速復帰計数デバイス。 - 【請求項４】 信号プロセッサ中で使用することを特徴
とする請求項１ないし３のうちのいずれか１項に記載の
急速復帰計数デバイスの使用方法。 - 【請求項５】 画像ライン内でディジタル・テレビジョ
ン信号の画像信号の画素の位置を検出するために信号プ
ロセッサ中で使用し、復帰信号は画像ラインの始めを示
すことを特徴とする請求項１ないし３のうちのいずれか
１項に記載の急速復帰計数デバイスの使用方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4312561A DE4312561A1 (de) | 1993-04-17 | 1993-04-17 | Schnell rücksetzbare Zählanordnung |
| DE4312561:1 | 1993-04-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730409A true JPH0730409A (ja) | 1995-01-31 |
Family
ID=6485697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6076874A Pending JPH0730409A (ja) | 1993-04-17 | 1994-04-15 | 急速復帰計数デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5481582A (ja) |
| EP (1) | EP0621696B1 (ja) |
| JP (1) | JPH0730409A (ja) |
| DE (2) | DE4312561A1 (ja) |
| ES (1) | ES2115860T3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232212A (ja) * | 1990-12-28 | 1992-08-20 | Nippon Steel Corp | 低鉄損一方向性珪素鋼板の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764718A (en) * | 1997-04-28 | 1998-06-09 | Marvell Technology Group, Ltd. | Ripple carry logic ASND method |
| JP5455860B2 (ja) * | 2010-10-15 | 2014-03-26 | 株式会社東芝 | カウンタ回路および固体撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157630A (en) * | 1981-03-25 | 1982-09-29 | Nakamichi Corp | Signal converting circuit |
| US4472669A (en) * | 1982-12-23 | 1984-09-18 | General Electric Company | Compensated resolver feedback |
| US5117443A (en) * | 1989-11-13 | 1992-05-26 | Lucid, Inc. (Formerly Portable Computer) | Method and apparatus for operating at fractional speeds in synchronous systems |
| US5226063A (en) * | 1990-04-27 | 1993-07-06 | Sanyo Electric Co., Ltd. | Counter for an image pickup system |
| JPH07120929B2 (ja) * | 1990-10-29 | 1995-12-20 | 三菱電機株式会社 | パルス発生回路 |
-
1993
- 1993-04-17 DE DE4312561A patent/DE4312561A1/de not_active Withdrawn
-
1994
- 1994-04-12 EP EP94200982A patent/EP0621696B1/de not_active Expired - Lifetime
- 1994-04-12 ES ES94200982T patent/ES2115860T3/es not_active Expired - Lifetime
- 1994-04-12 DE DE59405332T patent/DE59405332D1/de not_active Expired - Fee Related
- 1994-04-15 JP JP6076874A patent/JPH0730409A/ja active Pending
-
1995
- 1995-05-08 US US08/437,247 patent/US5481582A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232212A (ja) * | 1990-12-28 | 1992-08-20 | Nippon Steel Corp | 低鉄損一方向性珪素鋼板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0621696A2 (de) | 1994-10-26 |
| DE4312561A1 (de) | 1994-10-20 |
| EP0621696B1 (de) | 1998-03-04 |
| US5481582A (en) | 1996-01-02 |
| DE59405332D1 (de) | 1998-04-09 |
| ES2115860T3 (es) | 1998-07-01 |
| EP0621696A3 (de) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278546B2 (ja) | 同期信号発生回路 | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| JPH0210922A (ja) | デジタル位相差検出回路及び位相差検出方法 | |
| CA2328951C (en) | Image signal processing device | |
| JPH0730409A (ja) | 急速復帰計数デバイス | |
| EP0408138B1 (en) | Pipeline system with real-time multiresolution data processing and corresponding method | |
| US20060170954A1 (en) | Method and system for generating synchronous multidimensional data streams from a one -dimensional data stream | |
| EP0446833B1 (en) | Display control apparatus enabling clear display of operation performance of an arithmetic processor | |
| US6885714B1 (en) | Independently roving range control | |
| JP3050179B2 (ja) | 垂直タイミング信号生成回路 | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JP3487701B2 (ja) | フレームカウンタ | |
| JP2549001B2 (ja) | 映像信号取り込み回路 | |
| JP2690640B2 (ja) | クロック抜け検出回路 | |
| US8134764B2 (en) | Image processing device with a CSA accumulator for improving image quality and related method | |
| JP2889435B2 (ja) | 水平同期信号検出装置 | |
| JP3352558B2 (ja) | 信号処理装置 | |
| US6668298B1 (en) | Shifting an input signal from a high-speed domain to a lower-speed domain | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JP2928140B2 (ja) | 性能測定カウンタ回路 | |
| JPH0432371A (ja) | 同期信号検出回路 | |
| JPH0789656B2 (ja) | 制御信号出力装置 | |
| HU183614B (en) | Circuit arrangement for pointing out the determined parts of a tv pictur surface | |
| JPH04156006A (ja) | 疑似ランダムパターン発生回路 | |
| JPH04239887A (ja) | 計数装置およびこれを用いたパルス発生装置 |