JPH07306825A - Ｄｍａコントローラ - Google Patents
ＤｍａコントローラInfo
- Publication number
- JPH07306825A JPH07306825A JP9737394A JP9737394A JPH07306825A JP H07306825 A JPH07306825 A JP H07306825A JP 9737394 A JP9737394 A JP 9737394A JP 9737394 A JP9737394 A JP 9737394A JP H07306825 A JPH07306825 A JP H07306825A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- target data
- data
- operation information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、一度の設定により、ＤＭＡ転送の
実現及び転送条件に対して分割転送周期内でのデータの
連続転送を実現し、転送効率の向上を図る。 【構成】 転送動作情報が設定される動作定義テーブル
（１）及び分割転送周期と転送可否データとが設定され
るスケジュール管理手段（２，３，４）を設け、スケジ
ュール管理手段が分割転送周期毎に転送再開指令を送出
し、動作記憶手段（５，６）には、ＤＭＡ要求又は転送
再開指令を受けると、動作定義テーブルの内容及び転送
可否データに基づいて、ある対象データの転送動作情報
が記憶され、転送動作設定手段（７）がこの転送動作情
報を設定し、ＤＭＡ転送制御手段（８）が設定される転
送動作情報に従ってバスを制御し、動作更新手段（９）
が、バスの制御中、動作定義テーブルの内容及び転送可
否データに基づいて、他の対象データの転送動作情報を
動作記憶手段に更新して記憶させるＤＭＡコントロー
ラ。
実現及び転送条件に対して分割転送周期内でのデータの
連続転送を実現し、転送効率の向上を図る。 【構成】 転送動作情報が設定される動作定義テーブル
（１）及び分割転送周期と転送可否データとが設定され
るスケジュール管理手段（２，３，４）を設け、スケジ
ュール管理手段が分割転送周期毎に転送再開指令を送出
し、動作記憶手段（５，６）には、ＤＭＡ要求又は転送
再開指令を受けると、動作定義テーブルの内容及び転送
可否データに基づいて、ある対象データの転送動作情報
が記憶され、転送動作設定手段（７）がこの転送動作情
報を設定し、ＤＭＡ転送制御手段（８）が設定される転
送動作情報に従ってバスを制御し、動作更新手段（９）
が、バスの制御中、動作定義テーブルの内容及び転送可
否データに基づいて、他の対象データの転送動作情報を
動作記憶手段に更新して記憶させるＤＭＡコントロー
ラ。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ間のＤＭＡ転送
を制御するＤＭＡコントローラに係わり、特に転送可否
データを対象データ毎に設け、分割転送周期の範囲で所
望の各対象データを連続転送可能とすることにより、転
送効率を向上し得るＤＭＡコントローラに関する。
を制御するＤＭＡコントローラに係わり、特に転送可否
データを対象データ毎に設け、分割転送周期の範囲で所
望の各対象データを連続転送可能とすることにより、転
送効率を向上し得るＤＭＡコントローラに関する。
【０００２】
【従来の技術】一般に、Ｉ／Ｏ装置とメモリ間又は複数
のメモリ間のデータ転送には、ＣＰＵを介さず、高速に
データを転送するＤＭＡコントローラが広く用いられて
いる。この種のＤＭＡコントローラとしては、例えば各
ＤＭＡチャンネル毎にデータ長が設定され、データを読
出しする転送元アドレス及びデータを書込みする転送先
アドレスが指定され、自動アドレス更新機能により、連
続転送処理を実行するものがある。
のメモリ間のデータ転送には、ＣＰＵを介さず、高速に
データを転送するＤＭＡコントローラが広く用いられて
いる。この種のＤＭＡコントローラとしては、例えば各
ＤＭＡチャンネル毎にデータ長が設定され、データを読
出しする転送元アドレス及びデータを書込みする転送先
アドレスが指定され、自動アドレス更新機能により、連
続転送処理を実行するものがある。
【０００３】また、転送元アドレス及び転送先アドレス
が記憶されたメモリのアドレスをアドレスポインタによ
ってメモリ上で連結させ、連鎖的に転送処理を実行する
ものがある。
が記憶されたメモリのアドレスをアドレスポインタによ
ってメモリ上で連結させ、連鎖的に転送処理を実行する
ものがある。
【０００４】
【発明が解決しようとする課題】しかしながら以上のよ
うなＤＭＡコントローラでは、アドレスのみを変更して
いるため、１つのＤＭＡチャンネルにおける一度のＤＭ
Ａ転送が読出又は書込のいずれか一方となるので、読出
及び書込を別々の設定によるＤＭＡ転送で実行する問題
がある。
うなＤＭＡコントローラでは、アドレスのみを変更して
いるため、１つのＤＭＡチャンネルにおける一度のＤＭ
Ａ転送が読出又は書込のいずれか一方となるので、読出
及び書込を別々の設定によるＤＭＡ転送で実行する問題
がある。
【０００５】また、ＤＭＡチャンネル毎にデータ長が設
定されるため、データ長毎に別々の設定によるＤＭＡ転
送を実行する問題がある。さらに、ＤＭＡ転送毎ではな
く、データ長などの転送条件毎に何回かに分割してＤＭ
Ａ転送する場合、一度のＤＭＡ設定では転送できないと
いう問題がある。
定されるため、データ長毎に別々の設定によるＤＭＡ転
送を実行する問題がある。さらに、ＤＭＡ転送毎ではな
く、データ長などの転送条件毎に何回かに分割してＤＭ
Ａ転送する場合、一度のＤＭＡ設定では転送できないと
いう問題がある。
【０００６】本発明は上記実情を考慮してなされたもの
で、一度の設定により、ＤＭＡ転送動作の実現及び転送
条件に対応して分割転送周期の範囲での各対象データの
連続転送を実現でき、転送効率を向上し得るＤＭＡコン
トローラを提供することを目的とする。
で、一度の設定により、ＤＭＡ転送動作の実現及び転送
条件に対応して分割転送周期の範囲での各対象データの
連続転送を実現でき、転送効率を向上し得るＤＭＡコン
トローラを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、共通のバスに
接続され、ＣＰＵから受けるＤＭＡ要求に対応してＩ／
Ｏ装置とメモリ間又は複数のメモリ間のＤＭＡ転送を制
御するＤＭＡコントローラにおいて、前記ＤＭＡ転送さ
れる複数の対象データのうちの対象データ毎に転送元ア
ドレス、転送先アドレス及び読出動作あるいは書込動作
の別が転送動作情報として設定される動作定義テーブル
と、前記ＤＭＡ転送を分割して実行するための分割転送
周期が設定され、且つこの分割転送周期の範囲で対象デ
ータを連続転送するための転送可否データが前記対象デ
ータ毎に設定され、前記分割転送周期毎に転送再開指令
を送出するスケジュール設定手段と、前記ＣＰＵからＤ
ＭＡ要求を受けたとき又は前記スケジュール記憶手段か
ら転送再開指令を受けたとき、前記動作定義テーブルに
設定された設定内容及び前記スケジュール設定手段に設
定された転送可否データに基づいて、前記各対象データ
のうちのいずれかの対象データの前記転送動作情報が記
憶される動作記憶手段と、前記動作記憶手段に記憶され
た転送動作情報を設定する転送動作設定手段と、この転
送動作設定手段により転送動作情報が設定されると、当
該転送動作情報に従って、前記バスを制御するＤＭＡ転
送制御手段と、このＤＭＡ転送制御手段によるバスの制
御中、前記動作定義テーブルに設定された設定内容及び
前記スケジュール設定手段に設定された転送可否データ
に基づいて、当該転送可否データが他の対象データの転
送可を示すとき、当該他の対象データの転送動作情報を
前記動作記憶手段に更新して記憶させる動作更新手段と
を備えたＤＭＡコントローラである。
接続され、ＣＰＵから受けるＤＭＡ要求に対応してＩ／
Ｏ装置とメモリ間又は複数のメモリ間のＤＭＡ転送を制
御するＤＭＡコントローラにおいて、前記ＤＭＡ転送さ
れる複数の対象データのうちの対象データ毎に転送元ア
ドレス、転送先アドレス及び読出動作あるいは書込動作
の別が転送動作情報として設定される動作定義テーブル
と、前記ＤＭＡ転送を分割して実行するための分割転送
周期が設定され、且つこの分割転送周期の範囲で対象デ
ータを連続転送するための転送可否データが前記対象デ
ータ毎に設定され、前記分割転送周期毎に転送再開指令
を送出するスケジュール設定手段と、前記ＣＰＵからＤ
ＭＡ要求を受けたとき又は前記スケジュール記憶手段か
ら転送再開指令を受けたとき、前記動作定義テーブルに
設定された設定内容及び前記スケジュール設定手段に設
定された転送可否データに基づいて、前記各対象データ
のうちのいずれかの対象データの前記転送動作情報が記
憶される動作記憶手段と、前記動作記憶手段に記憶され
た転送動作情報を設定する転送動作設定手段と、この転
送動作設定手段により転送動作情報が設定されると、当
該転送動作情報に従って、前記バスを制御するＤＭＡ転
送制御手段と、このＤＭＡ転送制御手段によるバスの制
御中、前記動作定義テーブルに設定された設定内容及び
前記スケジュール設定手段に設定された転送可否データ
に基づいて、当該転送可否データが他の対象データの転
送可を示すとき、当該他の対象データの転送動作情報を
前記動作記憶手段に更新して記憶させる動作更新手段と
を備えたＤＭＡコントローラである。
【０００８】
【作用】従って、本発明は以上のような手段を講じたこ
とにより、ＤＭＡ転送される複数の対象データのうちの
対象データ毎に転送元アドレス、転送先アドレス及び読
出動作あるいは書込動作の別が転送動作情報として設定
される動作定義テーブル及びＤＭＡ転送を分割して実行
するための分割転送周期が設定され、且つこの分割転送
周期の範囲で対象データを連続転送するための転送可否
データが対象データ毎に設定されるスケジュール管理手
段を設け、スケジュール管理手段が分割転送周期毎に転
送再開指令を送出し、動作記憶手段には、ＣＰＵからＤ
ＭＡ要求を受けたとき又はスケジュール管理手段から転
送再開指令を受けたとき、動作定義テーブルに設定され
た設定内容及びスケジュール管理手段に設定された転送
可否データに基づいて、各対象データのうちのいずれか
の対象データの転送動作情報が記憶され、転送動作設定
手段が動作記憶手段に記憶された転送動作情報を設定
し、ＤＭＡ転送制御手段が、この転送動作設定手段によ
り転送動作情報が設定されると、当該転送動作情報に従
ってバスを制御し、動作更新手段が、このＤＭＡ転送制
御手段によるバスの制御中、動作定義テーブルに設定さ
れた設定内容及びスケジュール管理手段に設定された転
送可否データに基づいて、当該転送可否データが他の対
象データの転送可を示すとき、当該他の対象データの転
送動作情報を動作記憶手段に更新して記憶させるので、
一度の設定により、ＤＭＡ転送動作の実現及び転送条件
に対応して分割転送周期の範囲での各対象データの連続
転送を実現でき、転送効率を向上させることができる。
とにより、ＤＭＡ転送される複数の対象データのうちの
対象データ毎に転送元アドレス、転送先アドレス及び読
出動作あるいは書込動作の別が転送動作情報として設定
される動作定義テーブル及びＤＭＡ転送を分割して実行
するための分割転送周期が設定され、且つこの分割転送
周期の範囲で対象データを連続転送するための転送可否
データが対象データ毎に設定されるスケジュール管理手
段を設け、スケジュール管理手段が分割転送周期毎に転
送再開指令を送出し、動作記憶手段には、ＣＰＵからＤ
ＭＡ要求を受けたとき又はスケジュール管理手段から転
送再開指令を受けたとき、動作定義テーブルに設定され
た設定内容及びスケジュール管理手段に設定された転送
可否データに基づいて、各対象データのうちのいずれか
の対象データの転送動作情報が記憶され、転送動作設定
手段が動作記憶手段に記憶された転送動作情報を設定
し、ＤＭＡ転送制御手段が、この転送動作設定手段によ
り転送動作情報が設定されると、当該転送動作情報に従
ってバスを制御し、動作更新手段が、このＤＭＡ転送制
御手段によるバスの制御中、動作定義テーブルに設定さ
れた設定内容及びスケジュール管理手段に設定された転
送可否データに基づいて、当該転送可否データが他の対
象データの転送可を示すとき、当該他の対象データの転
送動作情報を動作記憶手段に更新して記憶させるので、
一度の設定により、ＤＭＡ転送動作の実現及び転送条件
に対応して分割転送周期の範囲での各対象データの連続
転送を実現でき、転送効率を向上させることができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１及び図２は本発明の一実施例に係るＤ
ＭＡコントローラの構成を示すブロック図である。この
ＤＭＡコントローラは、動作定義テーブル１と、分割点
テーブル２及び転送周期レジスタ３を有するスケジュー
ルテーブル（スケジュール管理手段）４と、テーブルア
クセス制御部（動作更新手段）５及び内部レジスタ６を
有する動作定義テーブル制御部（転送動作設定手段）７
と、ＤＭＡ転送制御部８とを備えている。
て説明する。図１及び図２は本発明の一実施例に係るＤ
ＭＡコントローラの構成を示すブロック図である。この
ＤＭＡコントローラは、動作定義テーブル１と、分割点
テーブル２及び転送周期レジスタ３を有するスケジュー
ルテーブル（スケジュール管理手段）４と、テーブルア
クセス制御部（動作更新手段）５及び内部レジスタ６を
有する動作定義テーブル制御部（転送動作設定手段）７
と、ＤＭＡ転送制御部８とを備えている。
【００１０】ここで、動作定義テーブル１は、例えば図
３に示す転送動作を定義するため、図４（ａ）に示すよ
うに構成されており、ＤＭＡ転送される複数の対象デー
タのうちの対象データ毎に転送元アドレス、転送先アド
レス並びに読出動作又は書込動作の別が転送動作情報と
して設定されるものである。
３に示す転送動作を定義するため、図４（ａ）に示すよ
うに構成されており、ＤＭＡ転送される複数の対象デー
タのうちの対象データ毎に転送元アドレス、転送先アド
レス並びに読出動作又は書込動作の別が転送動作情報と
して設定されるものである。
【００１１】分割点テーブル２は、図４（ｂ）に示すよ
うに、ＤＭＡ転送の分割転送周期の範囲で対象データを
連続転送するための分割点フラグ（転送可否データ）が
対象データ毎に設定されるものである。なお、この分割
点フラグは“１”のときに転送否を示し、“０”のとき
に転送可を示している。
うに、ＤＭＡ転送の分割転送周期の範囲で対象データを
連続転送するための分割点フラグ（転送可否データ）が
対象データ毎に設定されるものである。なお、この分割
点フラグは“１”のときに転送否を示し、“０”のとき
に転送可を示している。
【００１２】転送周期レジスタ３は、ＤＭＡ転送を分割
して実行するための分割転送周期が設定されるものであ
る。スケジュールテーブル４は、分割転送周期毎に転送
周期レジスタ３から転送再開指令をテーブルアクセス制
御部に送出する機能をもっている。
して実行するための分割転送周期が設定されるものであ
る。スケジュールテーブル４は、分割転送周期毎に転送
周期レジスタ３から転送再開指令をテーブルアクセス制
御部に送出する機能をもっている。
【００１３】テーブルアクセス制御部５は、ＣＰＵから
ＤＭＡ要求を受けたとき又はスケジュールテーブルから
転送再開指令を受けたとき、動作定義テーブル１に設定
された設定内容及びスケジュールテーブル４内の分割点
テーブル２に設定された分割点フラグに基づいて、各対
象データのうちのいずれかの対象データの転送動作情報
を内部レジスタ６に記憶させる機能をもっている。な
お、テーブルアクセス制御部５及び内部レジスタ６は動
作記憶手段を構成している。
ＤＭＡ要求を受けたとき又はスケジュールテーブルから
転送再開指令を受けたとき、動作定義テーブル１に設定
された設定内容及びスケジュールテーブル４内の分割点
テーブル２に設定された分割点フラグに基づいて、各対
象データのうちのいずれかの対象データの転送動作情報
を内部レジスタ６に記憶させる機能をもっている。な
お、テーブルアクセス制御部５及び内部レジスタ６は動
作記憶手段を構成している。
【００１４】動作定義テーブル制御部７は、内部レジス
タ６に記憶された転送動作情報をＤＭＡ転送制御部８に
設定する機能をもっている。ＤＭＡ転送制御部８は、動
作定義テーブル制御部７により転送動作情報が設定され
ると、当該転送動作情報に従って、共通のＩ／Ｏバス９
を制御するものである。
タ６に記憶された転送動作情報をＤＭＡ転送制御部８に
設定する機能をもっている。ＤＭＡ転送制御部８は、動
作定義テーブル制御部７により転送動作情報が設定され
ると、当該転送動作情報に従って、共通のＩ／Ｏバス９
を制御するものである。
【００１５】また、テーブルアクセス制御部５は、ＤＭ
Ａ転送制御部８によるバスの制御中、動作定義テーブル
１に設定された設定内容及びスケジュールテーブル４内
の分割点テーブル２に設定された分割点フラグに基づい
て、当該分割点フラグが他の対象データの転送可を示す
とき、当該他の対象データの転送動作情報を内部レジス
タ６に更新して記憶させる機能をもっている。
Ａ転送制御部８によるバスの制御中、動作定義テーブル
１に設定された設定内容及びスケジュールテーブル４内
の分割点テーブル２に設定された分割点フラグに基づい
て、当該分割点フラグが他の対象データの転送可を示す
とき、当該他の対象データの転送動作情報を内部レジス
タ６に更新して記憶させる機能をもっている。
【００１６】次に、このようなＤＭＡコントローラの動
作を図５のタイムチャートを用いて説明する。いま、チ
ャネルの初期化時に、ＣＰＵは、例えば図４（ａ）に示
すように、ＤＭＡ転送を行う転送元／転送先アドレス、
リード／ライトの別及びデータ長からなる転送動作情報
を動作定義テーブル１に書込むと共に、図４（ｂ）に示
すように、各転送動作情報に対応して分割点フラグを分
割点テーブル２に書込む。また、ＣＰＵは、分割転送周
期を例えば１ｍｓとして転送周期レジスタ３に書込む。
作を図５のタイムチャートを用いて説明する。いま、チ
ャネルの初期化時に、ＣＰＵは、例えば図４（ａ）に示
すように、ＤＭＡ転送を行う転送元／転送先アドレス、
リード／ライトの別及びデータ長からなる転送動作情報
を動作定義テーブル１に書込むと共に、図４（ｂ）に示
すように、各転送動作情報に対応して分割点フラグを分
割点テーブル２に書込む。また、ＣＰＵは、分割転送周
期を例えば１ｍｓとして転送周期レジスタ３に書込む。
【００１７】初期化終了後、ＣＰＵはＤＭＡ要求をテー
ブルアクセス制御部５に与える。テーブルアクセス制御
部５は、このＤＭＡ要求を受けると、テーブルアドレス
のカウントアップを開始し、このカウントにより示され
るテーブルアドレスの転送動作情報を動作定義テーブル
１から読出すと共に、この転送動作情報に対応する分割
点フラグを分割点テーブル２から読出す。
ブルアクセス制御部５に与える。テーブルアクセス制御
部５は、このＤＭＡ要求を受けると、テーブルアドレス
のカウントアップを開始し、このカウントにより示され
るテーブルアドレスの転送動作情報を動作定義テーブル
１から読出すと共に、この転送動作情報に対応する分割
点フラグを分割点テーブル２から読出す。
【００１８】しかる後、テーブルアクセス制御部５は、
読出した転送動作情報及び分割点フラグを内部レジスタ
６に書込み、動作定義テーブル制御部７は内部レジスタ
６に書込まれた転送動作情報及び分割点フラグに従って
ＤＭＡ転送制御部８にＩ／Ｏバス９の制御動作を設定す
る。
読出した転送動作情報及び分割点フラグを内部レジスタ
６に書込み、動作定義テーブル制御部７は内部レジスタ
６に書込まれた転送動作情報及び分割点フラグに従って
ＤＭＡ転送制御部８にＩ／Ｏバス９の制御動作を設定す
る。
【００１９】ＤＭＡ転送制御部８は、この設定に従って
Ｉ／Ｏバス９に転送元／転送先アドレス及び読出し／書
込み指令を出力することにより、ＤＭＡ転送を制御する
（時刻ｔ１）。
Ｉ／Ｏバス９に転送元／転送先アドレス及び読出し／書
込み指令を出力することにより、ＤＭＡ転送を制御する
（時刻ｔ１）。
【００２０】一方、テーブルアクセス制御部５は、この
転送制御中に動作定義テーブル１から次回の転送動作情
報を読出して内部レジスタ６に書込む。動作定義テーブ
ル制御部７は、ＤＭＡ転送制御部が今回のＤＭＡ転送制
御動作を完了すると（時刻ｔ２）、内部レジスタ６に書
込んである次回の転送動作情報に従って前述同様にＩ／
Ｏバス９の制御動作を設定し、ＤＭＡ転送制御部８はこ
の設定に従ってＩ／Ｏバス９を制御する。
転送制御中に動作定義テーブル１から次回の転送動作情
報を読出して内部レジスタ６に書込む。動作定義テーブ
ル制御部７は、ＤＭＡ転送制御部が今回のＤＭＡ転送制
御動作を完了すると（時刻ｔ２）、内部レジスタ６に書
込んである次回の転送動作情報に従って前述同様にＩ／
Ｏバス９の制御動作を設定し、ＤＭＡ転送制御部８はこ
の設定に従ってＩ／Ｏバス９を制御する。
【００２１】以下、これら一連の内部レジスタ６への書
込み動作からＩ／Ｏバス９の制御動作までを繰り返し、
分割点フラグが“１”を示す分割点まで、転送動作情報
をＤＭＡ転送する。分割点に達すると、テーブルアクセ
ス制御部５はスケジュールテーブル４から転送再開指令
を受けるまで停止する（時刻ｔ３）。
込み動作からＩ／Ｏバス９の制御動作までを繰り返し、
分割点フラグが“１”を示す分割点まで、転送動作情報
をＤＭＡ転送する。分割点に達すると、テーブルアクセ
ス制御部５はスケジュールテーブル４から転送再開指令
を受けるまで停止する（時刻ｔ３）。
【００２２】テーブルアクセス制御部５は、転送再開指
令を受けると（時刻ｔ４）、内部レジスタ６から前回の
分割点フラグを読出し、その分割点フラグに対応するテ
ーブルアドレスからテーブルアドレスのカウントアップ
を開始する。そして、前述した通り、分割点までＤＭＡ
転送を実行する。
令を受けると（時刻ｔ４）、内部レジスタ６から前回の
分割点フラグを読出し、その分割点フラグに対応するテ
ーブルアドレスからテーブルアドレスのカウントアップ
を開始する。そして、前述した通り、分割点までＤＭＡ
転送を実行する。
【００２３】以下、前述同様に、本実施例装置は、転送
再開指令の送出から分割点までの転送動作を繰り返しな
がらＤＭＡ転送を実行する。なお、ＤＭＡ転送が完了す
ると、テーブルアクセス制御部５は、テーブルアドレス
のカウントを初期状態に戻して停止する。
再開指令の送出から分割点までの転送動作を繰り返しな
がらＤＭＡ転送を実行する。なお、ＤＭＡ転送が完了す
ると、テーブルアクセス制御部５は、テーブルアドレス
のカウントを初期状態に戻して停止する。
【００２４】上述したように本実施例によれば、ＤＭＡ
転送の転送動作情報が設定される動作定義テーブル１、
分割転送周期が設定される転送周期レジスタ３、分割転
送周期の範囲で対象データを連続転送するための分割点
フラグが対象データ毎に設定される分割点テーブル２を
設け、スケジュールテーブル４が分割転送周期毎に転送
再開指令を送出し、内部レジスタ６には、ＤＭＡ要求を
受けたとき又は転送再開指令を受けたとき、動作定義テ
ーブル１に設定された設定内容及び分割点テーブル２に
設定された分割点フラグに基づいて、各対象データのう
ちのいずれかの対象データの転送動作情報が記憶され、
動作定義テーブル制御部７が内部レジスタ６に記憶され
た転送動作情報をＤＭＡ転送制御部８に設定し、ＤＭＡ
転送制御部８が転送動作情報が設定されると、当該転送
動作情報に従ってＩ／Ｏバス９を制御し、テーブルアク
セス制御部５が、ＤＭＡ転送制御部８によるＩ／Ｏバス
９の制御中、動作定義テーブル１に設定された設定内容
及び分割点テーブル２に設定された分割点フラグに基づ
いて、当該分割点フラグが他の対象データの転送可を示
すとき、当該他の対象データの転送動作情報を内部レジ
スタ６に更新して書込むので、一度の設定により、ＤＭ
Ａ転送動作の実現及び転送条件に対応して分割転送周期
の範囲での各対象データの連続転送を実現でき、転送効
率を向上させることができる。
転送の転送動作情報が設定される動作定義テーブル１、
分割転送周期が設定される転送周期レジスタ３、分割転
送周期の範囲で対象データを連続転送するための分割点
フラグが対象データ毎に設定される分割点テーブル２を
設け、スケジュールテーブル４が分割転送周期毎に転送
再開指令を送出し、内部レジスタ６には、ＤＭＡ要求を
受けたとき又は転送再開指令を受けたとき、動作定義テ
ーブル１に設定された設定内容及び分割点テーブル２に
設定された分割点フラグに基づいて、各対象データのう
ちのいずれかの対象データの転送動作情報が記憶され、
動作定義テーブル制御部７が内部レジスタ６に記憶され
た転送動作情報をＤＭＡ転送制御部８に設定し、ＤＭＡ
転送制御部８が転送動作情報が設定されると、当該転送
動作情報に従ってＩ／Ｏバス９を制御し、テーブルアク
セス制御部５が、ＤＭＡ転送制御部８によるＩ／Ｏバス
９の制御中、動作定義テーブル１に設定された設定内容
及び分割点テーブル２に設定された分割点フラグに基づ
いて、当該分割点フラグが他の対象データの転送可を示
すとき、当該他の対象データの転送動作情報を内部レジ
スタ６に更新して書込むので、一度の設定により、ＤＭ
Ａ転送動作の実現及び転送条件に対応して分割転送周期
の範囲での各対象データの連続転送を実現でき、転送効
率を向上させることができる。
【００２５】すなわち、本実施例によれば、１チャンネ
ルに対するＤＭＡ転送において、従来とは異なり、転送
条件によって数回に分けて設定していた転送動作を一度
に設定することができる。また、分割点フラグを用い、
各転送先毎にデータ長、読出し／書込み指令を混在させ
て設定できるようにしたので、異なるデータ長をもつ転
送データであっても、一度のＤＭＡ転送で転送すること
ができる。
ルに対するＤＭＡ転送において、従来とは異なり、転送
条件によって数回に分けて設定していた転送動作を一度
に設定することができる。また、分割点フラグを用い、
各転送先毎にデータ長、読出し／書込み指令を混在させ
て設定できるようにしたので、異なるデータ長をもつ転
送データであっても、一度のＤＭＡ転送で転送すること
ができる。
【００２６】さらに、ＤＭＡ転送中に、次のＤＭＡ転送
動作を定義する転送動作情報及び分割点フラグを動作定
義テーブル１及び分割点テーブル２から読出して内部レ
ジスタ６に記憶させているので、ＤＭＡ転送時間中の動
作設定時間をほとんど無視でき、もって、ＤＭＡ転送の
高速化を図ることができる。その他、本発明はその要旨
を逸脱しない範囲で種々変形して実施できる。
動作を定義する転送動作情報及び分割点フラグを動作定
義テーブル１及び分割点テーブル２から読出して内部レ
ジスタ６に記憶させているので、ＤＭＡ転送時間中の動
作設定時間をほとんど無視でき、もって、ＤＭＡ転送の
高速化を図ることができる。その他、本発明はその要旨
を逸脱しない範囲で種々変形して実施できる。
【００２７】
【発明の効果】以上説明したように本発明によれば、Ｄ
ＭＡ転送される複数の対象データのうちの対象データ毎
に転送元アドレス、転送先アドレス及び読出動作あるい
は書込動作の別が転送動作情報として設定される動作定
義テーブル及びＤＭＡ転送を分割して実行するための分
割転送周期が設定され、且つこの分割転送周期の範囲で
対象データを連続転送するための転送可否データが対象
データ毎に設定されるスケジュール管理手段を設け、ス
ケジュール管理手段が分割転送周期毎に転送再開指令を
送出し、動作記憶手段には、ＣＰＵからＤＭＡ要求を受
けたとき又はスケジュール管理手段から転送再開指令を
受けたとき、動作定義テーブルに設定された設定内容及
びスケジュール管理手段に設定された転送可否データに
基づいて、各対象データのうちのいずれかの対象データ
の転送動作情報が記憶され、転送動作設定手段が動作記
憶手段に記憶された転送動作情報を設定し、ＤＭＡ転送
制御手段が、この転送動作設定手段により転送動作情報
が設定されると、当該転送動作情報に従ってバスを制御
し、動作更新手段が、このＤＭＡ転送制御手段によるバ
スの制御中、動作定義テーブルに設定された設定内容及
びスケジュール管理手段に設定された転送可否データに
基づいて、当該転送可否データが他の対象データの転送
可を示すとき、当該他の対象データの転送動作情報を動
作記憶手段に更新して記憶させるので、一度の設定によ
り、ＤＭＡ転送動作の実現及び転送条件に対応して分割
転送周期の範囲での各対象データの連続転送を実現で
き、転送効率を向上できるＤＭＡコントローラを提供で
きる。
ＭＡ転送される複数の対象データのうちの対象データ毎
に転送元アドレス、転送先アドレス及び読出動作あるい
は書込動作の別が転送動作情報として設定される動作定
義テーブル及びＤＭＡ転送を分割して実行するための分
割転送周期が設定され、且つこの分割転送周期の範囲で
対象データを連続転送するための転送可否データが対象
データ毎に設定されるスケジュール管理手段を設け、ス
ケジュール管理手段が分割転送周期毎に転送再開指令を
送出し、動作記憶手段には、ＣＰＵからＤＭＡ要求を受
けたとき又はスケジュール管理手段から転送再開指令を
受けたとき、動作定義テーブルに設定された設定内容及
びスケジュール管理手段に設定された転送可否データに
基づいて、各対象データのうちのいずれかの対象データ
の転送動作情報が記憶され、転送動作設定手段が動作記
憶手段に記憶された転送動作情報を設定し、ＤＭＡ転送
制御手段が、この転送動作設定手段により転送動作情報
が設定されると、当該転送動作情報に従ってバスを制御
し、動作更新手段が、このＤＭＡ転送制御手段によるバ
スの制御中、動作定義テーブルに設定された設定内容及
びスケジュール管理手段に設定された転送可否データに
基づいて、当該転送可否データが他の対象データの転送
可を示すとき、当該他の対象データの転送動作情報を動
作記憶手段に更新して記憶させるので、一度の設定によ
り、ＤＭＡ転送動作の実現及び転送条件に対応して分割
転送周期の範囲での各対象データの連続転送を実現で
き、転送効率を向上できるＤＭＡコントローラを提供で
きる。
【図１】本発明の一実施例に係るＤＭＡコントローラの
構成を示すブロック図
構成を示すブロック図
【図２】同実施例におけるＤＭＡコントローラの構成を
示すブロック図
示すブロック図
【図３】同実施例における転送動作を示す模式図
【図４】同実施例における動作定義テーブル及び分割点
テーブルを示す構成図
テーブルを示す構成図
【図５】同実施例におけるＤＭＡ転送動作を説明するた
めのタイムチャート
めのタイムチャート
１…動作定義テーブル、２…分割点テーブル、３…転送
周期レジスタ、４…スケジュールテーブル、５…テーブ
ルアクセス制御部、６…内部レジスタ、７…動作定義テ
ーブル、８…ＤＭＡ転送制御部、９…Ｉ／Ｏバス。
周期レジスタ、４…スケジュールテーブル、５…テーブ
ルアクセス制御部、６…内部レジスタ、７…動作定義テ
ーブル、８…ＤＭＡ転送制御部、９…Ｉ／Ｏバス。
Claims (1)
- 【請求項１】 共通のバスに接続され、ＣＰＵから受け
るＤＭＡ要求に対応してＩ／Ｏ装置とメモリ間又は複数
のメモリ間のＤＭＡ転送を制御するＤＭＡコントローラ
において、 前記ＤＭＡ転送される複数の対象データのうちの対象デ
ータ毎に転送元アドレス、転送先アドレス及び読出動作
あるいは書込動作の別が転送動作情報として設定される
動作定義テーブルと、 前記ＤＭＡ転送を分割して実行するための分割転送周期
が設定され、且つこの分割転送周期の範囲で対象データ
を連続転送するための転送可否データが前記対象データ
毎に設定され、前記分割転送周期毎に転送再開指令を送
出するスケジュール管理手段と、 前記ＣＰＵからＤＭＡ要求を受けたとき又は前記スケジ
ュール管理手段から転送再開指令を受けたとき、前記動
作定義テーブルに設定された設定内容及び前記スケジュ
ール管理手段に設定された転送可否データに基づいて、
前記各対象データのうちのいずれかの対象データの前記
転送動作情報が記憶される動作記憶手段と、 前記動作記憶手段に記憶された転送動作情報を設定する
転送動作設定手段と、 この転送動作設定手段により転送動作情報が設定される
と、当該転送動作情報に従って、前記バスを制御するＤ
ＭＡ転送制御手段と、 このＤＭＡ転送制御手段によるバスの制御中、前記動作
定義テーブルに設定された設定内容及び前記スケジュー
ル管理手段に設定された転送可否データに基づいて、当
該転送可否データが他の対象データの転送可を示すと
き、当該他の対象データの転送動作情報を前記動作記憶
手段に更新して記憶させる動作更新手段とを備えたこと
を特徴とするＤＭＡコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9737394A JPH07306825A (ja) | 1994-05-11 | 1994-05-11 | Ｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9737394A JPH07306825A (ja) | 1994-05-11 | 1994-05-11 | Ｄｍａコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07306825A true JPH07306825A (ja) | 1995-11-21 |
Family
ID=14190713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9737394A Pending JPH07306825A (ja) | 1994-05-11 | 1994-05-11 | Ｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07306825A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1134664A4 (en) * | 1998-11-26 | 2002-07-17 | Matsushita Electric Industrial Co Ltd | IMAGE PROCESSING UNIT |
-
1994
- 1994-05-11 JP JP9737394A patent/JPH07306825A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1134664A4 (en) * | 1998-11-26 | 2002-07-17 | Matsushita Electric Industrial Co Ltd | IMAGE PROCESSING UNIT |
| US7038737B1 (en) | 1998-11-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Image processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688835B2 (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| US6415338B1 (en) | System for writing a data value at a starting address to a number of consecutive locations equal to a segment length identifier | |
| JPH02227763A (ja) | データ転送制御システム | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH01120660A (ja) | マイクロコンピュータ装置 | |
| JPH07306825A (ja) | Ｄｍａコントローラ | |
| CN111290709A (zh) | 一种可动态调整的环形缓冲区 | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPS6226055B2 (ja) | ||
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JPH07230411A (ja) | フラッシュメモリカード装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP2002024157A (ja) | Ｄｍａ処理方法およびｄｍａ処理装置 | |
| JPS63168720A (ja) | メモリバツフア装置 | |
| JPS6336021B2 (ja) | ||
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0449457A (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPH0696006A (ja) | Ｄｍａコントローラ | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JP2000242553A (ja) | データ転送方法 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPH0520165A (ja) | システムバス制御装置 | |
| JPH04346150A (ja) | データ転送処理システム |