JPH07307430A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH07307430A
JPH07307430A JP6098270A JP9827094A JPH07307430A JP H07307430 A JPH07307430 A JP H07307430A JP 6098270 A JP6098270 A JP 6098270A JP 9827094 A JP9827094 A JP 9827094A JP H07307430 A JPH07307430 A JP H07307430A
Authority
JP
Japan
Prior art keywords
package body
lead
support member
integrated circuit
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6098270A
Other languages
English (en)
Inventor
Makoto Komata
誠 小俣
Koji Emata
孝司 江俣
Hitoshi Horiuchi
整 堀内
Takayuki Okinaga
隆幸 沖永
Atsushi Honda
厚 本多
Masayuki Shirai
優之 白井
Hiromichi Suzuki
博通 鈴木
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP6098270A priority Critical patent/JPH07307430A/ja
Publication of JPH07307430A publication Critical patent/JPH07307430A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 QFPのリード曲がりを確実に防止すること
のできる技術を提供する。 【構成】 パッケージ本体2の側面から外方に延在する
リード3を、パッケージ本体2の各側面ごとに分離され
た支持部材7で固定し、この状態でリード3を所定の形
状に成形する。リード3を成形した後、支持部材7を除
去し、あるいは支持部材7を残したままQFPをプリン
ト配線基板に実装する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いた半導体集積回路装置の製造技術に関し、特
に、多ピン、狭ピッチのLSIパッケージの製造に適用
して有効な技術に関するものである。
【0002】
【従来の技術】多ピン、狭ピッチのLSIパッケージの
代表的なものとして、QFP(Quad Flat Package) があ
り、その一種にガードリング(guard ring)QFPなるも
のがある(日本電子機械工業会規格 ED−7414
集積回路外形通則)。
【0003】このガードリングQFPは、リードフレー
ムにペレット付けした半導体チップを樹脂でモールドす
る際、同時にリード(アウターリード)の外周に枠状の
支持部材(ガードリング)を形成するもので、このガー
ドリングによって、モールド後に行われるハンドリング
や選別、テスティング時にリードが変形するのを防止し
ている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
ガードリングQFPは、そのままではリードを成形(フ
ォーミング)することができないので、リードの成形工
程に先立ってガードリングをリードから切り離し、その
後、リードを所定の形状(例えばガルウィング状)に成
形する必要がある。従って、このガードリングは、リー
ドの成形時や、リードの成形後、QFPをプリント配線
基板に実装するまでの間にリードが変形するのを防止す
ることはできない。
【0005】本発明の目的は、LSIパッケージのリー
ドの変形を確実に防止することのできる技術を提供する
ことにある。
【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0008】本発明の半導体集積回路装置は、半導体チ
ップを封止したパッケージ本体の側面から外方に延在す
るリードを、前記パッケージ本体の各側面ごとに分離さ
れた支持部材で固定するものである。
【0009】本発明の半導体集積回路装置の製造方法
は、半導体チップを封止したパッケージ本体の側面から
外方に延在するリードを、前記パッケージ本体の各側面
ごとに分離された支持部材で固定し、この状態でリード
を所定の形状に成形するものである。
【0010】
【作用】上記した手段によれば、リードをパッケージ本
体の各側面ごとに分離した支持部材で固定することによ
り、この支持部材を切断除去しなくとも、リードを成形
することが可能となる。
【0011】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0012】(実施例1)図1は、半導体チップを樹脂
でモールドした後、リードフレームを切断する前のQF
Pを示す平面図、図2は同じく斜視図である。
【0013】リードフレーム1の中央部には、QFPの
パッケージ本体2が樹脂モールドにより形成されてい
る。このパッケージ本体2は、例えばエポキシ系の樹脂
からなる。
【0014】上記パッケージ本体2の各側面(四辺)か
らは、QFPの外部端子を構成する複数本のリード3が
外方に延在している。また、各リード3の中途には、リ
ード3の支持と樹脂モールド時における樹脂の溢出防止
とを兼ねたタイバー(ダム)4がパッケージ本体2の側
面に沿って設けられている。
【0015】上記各リード3の先端は、リードフレーム
1の最外周部である枠体5a,5bに接続されている。
一方の枠体5aには、リードフレーム1を成形金型の所
定箇所に位置決めする際のガイドとなるガイド孔6が設
けられている。
【0016】上記各リード3のタイバー4と枠体5a,
5bとの略中間部には、パッケージ本体2の各側面ごと
に分離して形成された合計4本の支持部材7が設けられ
ている。これらの支持部材7は、パッケージ本体2を樹
脂モールドする工程で同時に成形された樹脂で構成され
ている。
【0017】図1、図2には示さないが、上記パッケー
ジ本体2の内部には、リードフレーム1の一部を構成す
るダイパッド部8、リード3のインナーリード部、タブ
吊りリードや、上記ダイパッド部8上に搭載された半導
体チップ9などが封止されており、リード3のインナー
リード部と半導体チップ9とは、ボンディングワイヤ1
0によって電気的に接続されている。
【0018】リードフレーム1を構成する上記リード
3、タイバー4、枠体5a,5b、ダイパッド部8は、
例えば板厚100〜150μm程度の42アロイ、銅な
どの導電材料からなるフープ材により一体成形されてい
る。リードフレーム1は上記した各部によって構成され
る単位フレームを一方向に複数個連設した構成になって
いる。
【0019】QFPをプリント配線基板に実装するに
は、まず、上記パッケージ本体2の外部に露出した各部
のうち、タイバー4および枠体5a,5bを切断、除去
し、選別、テスティングを行う。このとき、パッケージ
本体2の外部に露出したリード3は支持部材7により固
定されているので、その変形が確実に防止される。
【0020】次に、図3に示すように、リード3をガル
ウィング状に成形する。リード3はパッケージ本体2の
各側面ごとに分離した支持部材7で固定されているの
で、支持部材7を切断除去しなくとも、リード3の成形
が可能である。これにより、リード3の成形時にリード
3が変形するのを確実に防止することができる。
【0021】次に、図4に示すように、パッケージ本体
2の外部に露出したリード3の中途部を切断して支持部
材7を除去し、その後、通常のQFPと同様の方法でプ
リント配線基板に実装する。
【0022】このように、本実施例によれば、パッケー
ジ本体2を樹脂モールドした後、リード3を成形するま
での間、リード3の変形を確実に防止することができ
る。
【0023】(実施例2)前記実施例1では、リード3
の成形後に支持部材7を除去したが、図5に示すよう
に、支持部材7を前記実施例1の場合よりもパッケージ
本体2に近い位置に配置しておくと、この支持部材7を
残したまま、QFPをプリント配線基板に実装すること
が可能となる。
【0024】なお、図5はリード3をガルウィング状に
成形した例であるが、本実施例では、例えば図6に示す
ように、リード3をJベンド状に成形することも可能で
ある。また、本実施例では、リード3を成形するとパッ
ケージ本体2の側面と支持部材7とが接触するため、接
着剤などを用いて両者を接着、固定しておくことも可能
である。このようにすると、リード3の変形をより確実
に防止することが可能となる。
【0025】このように、本実施例によれば、パッケー
ジ本体2を樹脂モールドした後、QFPをプリント配線
基板に実装するまでの全工程でリード3の変形を確実に
防止することができる。
【0026】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0027】前記実施例1,2のQFPは、パッケージ
本体を樹脂モールドする工程で同時に支持部材を成形し
たが、これに限定されるものではなく、例えばパッケー
ジ本体を樹脂モールドした後、ポッティング樹脂を用い
て支持部材を成形することもできる。
【0028】また、支持部材を樹脂モールドで形成する
手段に代えて、例えば図7に示すように、リードフレー
ム1の表面に接着した絶縁テープ11で支持部材を構成
してもよい。この絶縁テープ11は、リードフレーム1
の片面に接着してもよく、両面に接着してもよい。
【0029】また、前記実施例では、QFPに適用した
場合について説明したが、これに限定されるものではな
く、各種LSIパッケージに広く適用することができ
る。
【0030】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0031】リードをパッケージ本体の各側面ごとに分
離した支持部材で固定することにより、リードの変形を
確実に防止することができるので、LSIパッケージを
プリント配線基板に確実に実装することができる。
【0032】また、これにより、LSIパッケージの多
ピン、狭ピッチ化を促進することができる。
【図面の簡単な説明】
【図1】本発明の一実施例であるQFPの平面図であ
る。
【図2】本発明の一実施例であるQFPの斜視図であ
る。
【図3】本発明の一実施例であるQFPの組立て工程の
一部を示す断面図である。
【図4】本発明の一実施例であるQFPの組立て工程の
一部を示す断面図である。
【図5】本発明の他の実施例であるQFPの組立て工程
の一部を示す断面図である。
【図6】本発明の他の実施例であるQFPの組立て工程
の一部を示す断面図である。
【図7】本発明の他の実施例であるQFPの斜視図であ
る。
【符号の説明】 1 リードフレーム 2 パッケージ本体 3 リード 4 タイバー(ダム) 5a 枠体 5b 枠体 6 ガイド孔 7 支持部材 8 ダイパット部 9 半導体チップ 10 ボンディングワイヤ 11 絶縁テープ(支持部材)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江俣 孝司 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 沖永 隆幸 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 本多 厚 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 鈴木 博通 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを封止したパッケージ本体
    の側面から外方に延在するリードを、前記パッケージ本
    体の各側面ごとに分離された支持部材で固定したことを
    特徴とする半導体集積回路装置。
  2. 【請求項2】 前記支持部材は、半導体チップの樹脂モ
    ールド工程でパッケージ本体と同時に成形された樹脂か
    らなることを特徴とする請求項1記載の半導体集積回路
    装置。
  3. 【請求項3】 前記支持部材は、前記リードに接合され
    た絶縁テープからなることを特徴とする請求項1記載の
    半導体集積回路装置。
  4. 【請求項4】 半導体チップを封止したパッケージ本体
    の側面から外方に延在するリードを、前記パッケージ本
    体の各側面ごとに分離された支持部材で固定した後、前
    記リードを所定の形状に成形し、次いで、前記支持部材
    を除去した後、前記パッケージ本体を基板に実装するこ
    とを特徴とする半導体集積回路装置の製造方法。
  5. 【請求項5】 半導体チップを封止したパッケージ本体
    の側面から外方に延在するリードを、前記パッケージ本
    体の各側面ごとに分離された支持部材で固定した後、前
    記リードを所定の形状に成形し、次いで、前記支持部材
    を除去することなく、前記パッケージ本体を基板に実装
    することを特徴とする半導体集積回路装置の製造方法。
JP6098270A 1994-05-12 1994-05-12 半導体集積回路装置およびその製造方法 Withdrawn JPH07307430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6098270A JPH07307430A (ja) 1994-05-12 1994-05-12 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6098270A JPH07307430A (ja) 1994-05-12 1994-05-12 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07307430A true JPH07307430A (ja) 1995-11-21

Family

ID=14215257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6098270A Withdrawn JPH07307430A (ja) 1994-05-12 1994-05-12 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07307430A (ja)

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US6020218A (en) Method of manufacturing ball grid array semiconductor package
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ic 패키지 시스템
CN111863762B (zh) 半导体封装件中的引线稳定化
CN220510008U (zh) 半导体器件和电子系统
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR200159861Y1 (ko) 반도체 패키지
JP2004200719A (ja) 半導体装置
JP3419922B2 (ja) 半導体装置
JP2002164497A (ja) 半導体装置およびその製造方法
KR200235610Y1 (ko) 적층형반도체패키지
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH08335661A (ja) 樹脂封止型半導体装置
JPH02229460A (ja) リードフレームとそれを用いた半導体装置
JPH07263468A (ja) 半導体集積回路装置およびリードフレーム
JPH0883870A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731