JPH07320209A - 磁気書き込み装置 - Google Patents
磁気書き込み装置Info
- Publication number
- JPH07320209A JPH07320209A JP11298794A JP11298794A JPH07320209A JP H07320209 A JPH07320209 A JP H07320209A JP 11298794 A JP11298794 A JP 11298794A JP 11298794 A JP11298794 A JP 11298794A JP H07320209 A JPH07320209 A JP H07320209A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- analog switch
- power supply
- magnetic writing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】回路をできるだけ簡単に構成し、スイッチ素子
を安定に動作させ、素子破損を防止する。 【構成】ＣＭＯＳ型アナログスイッチ集積回路（ＩＣ３
１又はＩＣ５１）のアナログスイッチを用いてブリッジ
状回路網を構成し、このブリッジ状回路網に書き込みコ
イル２２を接続する。そしてブリッジ状回路網の正電源
側、負電源側に電流制限抵抗Ｒ11，Ｒ12を接続し、ＣＭ
ＯＳ型アナログスイッチ集積回路の電源電圧の範囲内で
各アナログスイッチを作動させる。
を安定に動作させ、素子破損を防止する。 【構成】ＣＭＯＳ型アナログスイッチ集積回路（ＩＣ３
１又はＩＣ５１）のアナログスイッチを用いてブリッジ
状回路網を構成し、このブリッジ状回路網に書き込みコ
イル２２を接続する。そしてブリッジ状回路網の正電源
側、負電源側に電流制限抵抗Ｒ11，Ｒ12を接続し、ＣＭ
ＯＳ型アナログスイッチ集積回路の電源電圧の範囲内で
各アナログスイッチを作動させる。
Description
【０００１】
【産業上の利用分野】本発明は、磁気書き込み装置に関
し、特に２端子単巻線コイルの磁気ヘッドによりディジ
タル情報を記録する際、ＣＭＯＳ型アナログスイッチを
用いて簡単な構成にすると共に、４つのスイッチ素子内
で書き込みコイルを経由しない貫通電流が流れるのを防
止する技術に関する。
し、特に２端子単巻線コイルの磁気ヘッドによりディジ
タル情報を記録する際、ＣＭＯＳ型アナログスイッチを
用いて簡単な構成にすると共に、４つのスイッチ素子内
で書き込みコイルを経由しない貫通電流が流れるのを防
止する技術に関する。
【０００２】
【従来の技術】従来より、実質的に透明な磁性層を設け
てディジタル情報を記録する写真フィルムが知られてい
る。かかる写真フィルムにディジタル情報を記録する磁
気書き込み装置としては、図５に示すように、センタタ
ップ付コイルを有する書き込みヘッドを使用したものが
知られている。
てディジタル情報を記録する写真フィルムが知られてい
る。かかる写真フィルムにディジタル情報を記録する磁
気書き込み装置としては、図５に示すように、センタタ
ップ付コイルを有する書き込みヘッドを使用したものが
知られている。
【０００３】図５のセンタタップ付書き込みコイルを使
用した装置では、書き込み回路を簡単な回路で構成する
ことができる。この回路では、書き込み電流を書き込み
コイル１２のハーフコイル（センタタップ１２ａ−端子
１２ｂ間、又はセンタタップ１２ａ−端子１２ｃ間）に
対して片側ずつ流すので、電流はフルコイル巻数のとき
より２倍必要である。この回路では両端端子１２ｂ−１
２ｃ間で信号を読み取ることによりフルコイル並みの信
号電圧が得られる点で有利である。尚、図８に各部にお
ける信号波形を示す。
用した装置では、書き込み回路を簡単な回路で構成する
ことができる。この回路では、書き込み電流を書き込み
コイル１２のハーフコイル（センタタップ１２ａ−端子
１２ｂ間、又はセンタタップ１２ａ−端子１２ｃ間）に
対して片側ずつ流すので、電流はフルコイル巻数のとき
より２倍必要である。この回路では両端端子１２ｂ−１
２ｃ間で信号を読み取ることによりフルコイル並みの信
号電圧が得られる点で有利である。尚、図８に各部にお
ける信号波形を示す。
【０００４】
【発明が解決しようとする課題】ところで、かかる磁気
書き込み装置では、ヘッド構造がやや複雑となり、また
リード線数も多いため、磁気ヘッド１が首振り動作する
時などに磁気ヘッド１の動きを制約するおそれがある点
で不利である。特に、かかる装置を、透明磁性層付きフ
ィルム用カメラの書き込み・読み取り装置等として使用
する場合、関連部品の収容スペースやコスト等の関係よ
り、磁気ヘッド、回路ともできるだけ簡単な構成にしな
ければならない。
書き込み装置では、ヘッド構造がやや複雑となり、また
リード線数も多いため、磁気ヘッド１が首振り動作する
時などに磁気ヘッド１の動きを制約するおそれがある点
で不利である。特に、かかる装置を、透明磁性層付きフ
ィルム用カメラの書き込み・読み取り装置等として使用
する場合、関連部品の収容スペースやコスト等の関係よ
り、磁気ヘッド、回路ともできるだけ簡単な構成にしな
ければならない。
【０００５】したがって出来るだけ回路構成を簡単にす
るには、図７に示すような２端子単巻コイルを使用した
装置が有利である。この磁気書き込み装置では、４個の
スイッチ素子であるトランジスタＦＴ1 〜ＦＴ4 でブリ
ッジ回路が構成され、磁気ヘッド１の書き込みコイル２
２には正逆方向の２値電流が通電される。図８は、各部
の信号波形を示す。この回路では、２端子単巻コイルを
使用しているため、ヘッドの構造が簡単になる。
るには、図７に示すような２端子単巻コイルを使用した
装置が有利である。この磁気書き込み装置では、４個の
スイッチ素子であるトランジスタＦＴ1 〜ＦＴ4 でブリ
ッジ回路が構成され、磁気ヘッド１の書き込みコイル２
２には正逆方向の２値電流が通電される。図８は、各部
の信号波形を示す。この回路では、２端子単巻コイルを
使用しているため、ヘッドの構造が簡単になる。
【０００６】しかし、このような回路構成のものでは駆
動回路が複雑となる。またトランジスタＦＴ1 とＦ
Ｔ3 、ＦＴ2 とＦＴ4 が同時に導通するようなことがあ
ると、過大な貫通電流が流れて、トランジスタＦＴ1 〜
ＦＴ4 を破損するおそれがある。本発明はこのような従
来の課題に鑑みてなされたもので、磁気ヘッドは２端子
単巻線コイル方式としつつ、回路は従来用いられてきた
ものより部品数を少なく、かつ、万一の場合に素子破損
などの危険も少なく、信頼性の高い磁気書き込み装置を
提供することを目的とする。
動回路が複雑となる。またトランジスタＦＴ1 とＦ
Ｔ3 、ＦＴ2 とＦＴ4 が同時に導通するようなことがあ
ると、過大な貫通電流が流れて、トランジスタＦＴ1 〜
ＦＴ4 を破損するおそれがある。本発明はこのような従
来の課題に鑑みてなされたもので、磁気ヘッドは２端子
単巻線コイル方式としつつ、回路は従来用いられてきた
ものより部品数を少なく、かつ、万一の場合に素子破損
などの危険も少なく、信頼性の高い磁気書き込み装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】このため請求項１の発明
にかかる磁気書き込み装置では、磁気ヘッドに書き込み
コイルを巻回する一方、４つのスイッチ手段を、矩形が
形成されるように結線してブリッジ状回路網を構成し、
前記ブリッジ状回路網の４つの接続点のうち、対向する
２つの接続点間に前記書き込みコイルの両端を接続し、
もう２つの接続点間に電源を接続し、２つのスイッチ手
段を介して書き込みコイルに通電すると共に、記録すべ
き情報に基づいて４つのスイッチ手段を切り換えて書き
込みコイルの通電電流の通電方向を切り換える磁気書き
込み装置において、前記４つのスイッチ手段を、前記電
源を駆動電源とするＣＭＯＳ型アナログスイッチ集積回
路に内蔵された４つのアナログスイッチで構成した。
にかかる磁気書き込み装置では、磁気ヘッドに書き込み
コイルを巻回する一方、４つのスイッチ手段を、矩形が
形成されるように結線してブリッジ状回路網を構成し、
前記ブリッジ状回路網の４つの接続点のうち、対向する
２つの接続点間に前記書き込みコイルの両端を接続し、
もう２つの接続点間に電源を接続し、２つのスイッチ手
段を介して書き込みコイルに通電すると共に、記録すべ
き情報に基づいて４つのスイッチ手段を切り換えて書き
込みコイルの通電電流の通電方向を切り換える磁気書き
込み装置において、前記４つのスイッチ手段を、前記電
源を駆動電源とするＣＭＯＳ型アナログスイッチ集積回
路に内蔵された４つのアナログスイッチで構成した。
【０００８】請求項２の発明にかかる磁気書き込み装置
では、前記ブリッジ状回路網の電源接続側の２つの接続
点は、夫々、電流制限抵抗を介して電源に接続された構
成である。請求項３の発明にかかる磁気書き込み装置で
は、前記アナログスイッチは、駆動信号が入力されてか
ら完全導通するまでのスイッチオン時間が、駆動信号の
入力が停止してから遮断するまでのスイッチオフ時間よ
りも長い素子で構成されるようにした。
では、前記ブリッジ状回路網の電源接続側の２つの接続
点は、夫々、電流制限抵抗を介して電源に接続された構
成である。請求項３の発明にかかる磁気書き込み装置で
は、前記アナログスイッチは、駆動信号が入力されてか
ら完全導通するまでのスイッチオン時間が、駆動信号の
入力が停止してから遮断するまでのスイッチオフ時間よ
りも長い素子で構成されるようにした。
【０００９】
【作用】請求項１の発明にかかる磁気書き込み装置で
は、磁気ヘッドを介して例えば２値情報を記録する場
合、直流電源からの直流電流の通電方向をスイッチ手段
で切り換えながら、一定振幅の電流を書き込みヘッドに
供給する。また、ブリッジ状回路網を構成する４つのス
イッチ手段が、ＣＭＯＳ型アナログスイッチ集積回路に
内蔵されたＣＭＯＳ型のアナログスイッチで構成されて
いるため、駆動回路を簡単な回路構成にすることが可能
となる。
は、磁気ヘッドを介して例えば２値情報を記録する場
合、直流電源からの直流電流の通電方向をスイッチ手段
で切り換えながら、一定振幅の電流を書き込みヘッドに
供給する。また、ブリッジ状回路網を構成する４つのス
イッチ手段が、ＣＭＯＳ型アナログスイッチ集積回路に
内蔵されたＣＭＯＳ型のアナログスイッチで構成されて
いるため、駆動回路を簡単な回路構成にすることが可能
となる。
【００１０】請求項２の発明にかかる磁気書き込み装置
では、ブリッジ状回路網の電源接続側の２つの接続点
が、夫々、電流制限抵抗を介して電源に接続されてい
る。ＣＭＯＳ型アナログスイッチ集積回路では、アナロ
グスイッチが半導体で構成され、半導体のアナログスイ
ッチの駆動回路も同一集積回路内に収容されているが、
スイッチ素子の動作電圧はＣＭＯＳ型アナログスイッチ
駆動回路の正負電源電圧の範囲内にあることが必要で、
正負電源電圧とは数ボルトの余裕をもつことが、アナロ
グスイッチの導通抵抗を十分低く保つ上で望ましい。
では、ブリッジ状回路網の電源接続側の２つの接続点
が、夫々、電流制限抵抗を介して電源に接続されてい
る。ＣＭＯＳ型アナログスイッチ集積回路では、アナロ
グスイッチが半導体で構成され、半導体のアナログスイ
ッチの駆動回路も同一集積回路内に収容されているが、
スイッチ素子の動作電圧はＣＭＯＳ型アナログスイッチ
駆動回路の正負電源電圧の範囲内にあることが必要で、
正負電源電圧とは数ボルトの余裕をもつことが、アナロ
グスイッチの導通抵抗を十分低く保つ上で望ましい。
【００１１】したがって、電流制限抵抗を介してブリッ
ジ状回路網の接続点を電源に接続することにより、書き
込みコイルのスイッチング電圧範囲が狭くなり、ＣＭＯ
Ｓ型アナログスイッチ集積回路内の駆動回路の供給電源
の電圧範囲に余裕ができるため、アナログスイッチによ
る電圧降下の電流値、使用温度、及びアナログスイッチ
集積回路のばらつき等を考慮しても、スイッチング電圧
がＣＭＯＳ型アナログスイッチ集積回路内の駆動回路の
供給電源の電圧範囲を越えるようなことがなく、ＣＭＯ
Ｓ型アナログスイッチ集積回路内の駆動回路は供給電源
の電圧範囲内で余裕をもって動作できる。さらに万一ブ
リッジ内のスイッチ素子に貫通電流が流れることがあっ
ても、第１、第２の電流制限抵抗によって素子の破損は
防止される。
ジ状回路網の接続点を電源に接続することにより、書き
込みコイルのスイッチング電圧範囲が狭くなり、ＣＭＯ
Ｓ型アナログスイッチ集積回路内の駆動回路の供給電源
の電圧範囲に余裕ができるため、アナログスイッチによ
る電圧降下の電流値、使用温度、及びアナログスイッチ
集積回路のばらつき等を考慮しても、スイッチング電圧
がＣＭＯＳ型アナログスイッチ集積回路内の駆動回路の
供給電源の電圧範囲を越えるようなことがなく、ＣＭＯ
Ｓ型アナログスイッチ集積回路内の駆動回路は供給電源
の電圧範囲内で余裕をもって動作できる。さらに万一ブ
リッジ内のスイッチ素子に貫通電流が流れることがあっ
ても、第１、第２の電流制限抵抗によって素子の破損は
防止される。
【００１２】請求項３の発明にかかる磁気書き込み装置
では、スイッチオン時間がスイッチオフ時間よりも長い
アナログスイッチが使用されるので、書き込みコイルを
経由しないで直流電源からアースに至る大きな貫通電流
が流れることが防止される。
では、スイッチオン時間がスイッチオフ時間よりも長い
アナログスイッチが使用されるので、書き込みコイルを
経由しないで直流電源からアースに至る大きな貫通電流
が流れることが防止される。
【００１３】
【実施例】以下、本発明の実施例を図１〜図４に基づい
て説明する。まず、第１実施例について説明する。この
ものは、既製、又は特注のＣＭＯＳアナログスイッチ集
積回路（以後、「ＩＣ」と記す）を使用して装置を構成
したものである。
て説明する。まず、第１実施例について説明する。この
ものは、既製、又は特注のＣＭＯＳアナログスイッチ集
積回路（以後、「ＩＣ」と記す）を使用して装置を構成
したものである。
【００１４】第１実施例を示す図１において、磁気ヘッ
ド１は、例えば写真フィルムに設けた実質的に透明な磁
性層にディジタル情報を記録するためのヘッドであり、
２端子巻線の書き込みコイル２２は磁気ヘッド１に巻回
されている。ＩＣ３１には、例えば既製のＣＭＯＳ型ア
ナログスイッチＤＧ２０１Ａを使用する。このＩＣ３１
には、アナログスイッチ３５〜３８と、各アナログスイ
ッチ毎に、夫々のアナログスイッチを駆動する付帯回路
３９〜４２が内蔵されている。付帯回路４０，４１に
は、インバータ４３で入力信号ＩＮを反転した信号を入
力する。入力信号ＩＮがＬｏｗレベル（≦０．８Ｖ）の
とき、各アナログスイッチ３５〜３８はオン（導通状
態）となり、入力信号ＩＮがＨｉレベル（≧2.4 Ｖ）の
時、各アナログスイッチ３５〜３８はオフ（遮断状態）
となる。この４系統のアナログスイッチ３５〜３８を、
図示するように、ブリッジ状に組み合わせる。
ド１は、例えば写真フィルムに設けた実質的に透明な磁
性層にディジタル情報を記録するためのヘッドであり、
２端子巻線の書き込みコイル２２は磁気ヘッド１に巻回
されている。ＩＣ３１には、例えば既製のＣＭＯＳ型ア
ナログスイッチＤＧ２０１Ａを使用する。このＩＣ３１
には、アナログスイッチ３５〜３８と、各アナログスイ
ッチ毎に、夫々のアナログスイッチを駆動する付帯回路
３９〜４２が内蔵されている。付帯回路４０，４１に
は、インバータ４３で入力信号ＩＮを反転した信号を入
力する。入力信号ＩＮがＬｏｗレベル（≦０．８Ｖ）の
とき、各アナログスイッチ３５〜３８はオン（導通状
態）となり、入力信号ＩＮがＨｉレベル（≧2.4 Ｖ）の
時、各アナログスイッチ３５〜３８はオフ（遮断状態）
となる。この４系統のアナログスイッチ３５〜３８を、
図示するように、ブリッジ状に組み合わせる。
【００１５】尚、４個のアナログスイッチ３５〜３８に
は、スイッチオン時間がスイッチ・オフ時間より適当に
遅いものを選択する。スイッチオン時間とは、入力ＩＮ
が入力されてから完全にオンとなるまでのスイッチング
時間であり、スイッチオフ時間とは、入力ＩＮの入力が
停止してから完全にオフとなるまでのスイッチング時間
である。
は、スイッチオン時間がスイッチ・オフ時間より適当に
遅いものを選択する。スイッチオン時間とは、入力ＩＮ
が入力されてから完全にオンとなるまでのスイッチング
時間であり、スイッチオフ時間とは、入力ＩＮの入力が
停止してから完全にオフとなるまでのスイッチング時間
である。
【００１６】もしスイッチ・オン時間がそれまで書き込
み電流Ｉｗ21を流していたスイッチのスイッチオフ時間
より速いとすると、書き込み電流Ｉｗ21が、書き込みコ
イル２２を経由しないで直流電源からアースに至る大き
な貫通電流となって流れてしまう。したがって、スイッ
チオン時間がスイッチ・オフ時間より適当に遅いアナロ
グスイッチを使用することにより、このような貫通電流
が流れるのを防止することができる。
み電流Ｉｗ21を流していたスイッチのスイッチオフ時間
より速いとすると、書き込み電流Ｉｗ21が、書き込みコ
イル２２を経由しないで直流電源からアースに至る大き
な貫通電流となって流れてしまう。したがって、スイッ
チオン時間がスイッチ・オフ時間より適当に遅いアナロ
グスイッチを使用することにより、このような貫通電流
が流れるのを防止することができる。
【００１７】尚、このＣＭＯＳ型アナログスイッチＤＧ
２０１Ａでは、通常、スイッチオン遅れ時間が約480 ｎ
ｓ，スイッチオフ時間が370 ｎｓであり、アナログスイ
ッチ３５〜３８が同時にオンすることがなく、電流制限
抵抗Ｒ11，Ｒ12の抵抗値が小さい場合でも、アナログス
イッチ３５〜３８には大きな貫通電流が流れることはな
い。
２０１Ａでは、通常、スイッチオン遅れ時間が約480 ｎ
ｓ，スイッチオフ時間が370 ｎｓであり、アナログスイ
ッチ３５〜３８が同時にオンすることがなく、電流制限
抵抗Ｒ11，Ｒ12の抵抗値が小さい場合でも、アナログス
イッチ３５〜３８には大きな貫通電流が流れることはな
い。
【００１８】アナログスイッチ３５〜３８は、半導体ス
イッチであり、同一ＩＣ３１内に収容されている付帯回
路３９〜４２には、スイッチイング時の電圧範囲より高
い電圧を供給しないと正常なスイッチ動作が期待できな
い。したがって、ＩＣ３１の電圧供給用の端子３１ａを
直流電源に、アナログスイッチ３６、３５の一端を、電
流制限抵抗Ｒ11を介して電圧＋ＶS の直流電源に接続す
る。また、ＩＣ３１の下流側の端子３１ｂを電圧−ＶS
の負電源に接続し、アナログスイッチ３７、３８の一端
を、電流制限抵抗Ｒ12を介して電圧−ＶS の負電源に接
続する。したがって、書き込み電流Ｉｗ21の制限抵抗で
ある抵抗Ｒ11，Ｒ12は、図示の如くアナログスイッチ３
５〜３８、及び書き込みコイル２２の外側になるように
接続され、付帯回路３９〜４２には、電圧２ＶS が供給
される。
イッチであり、同一ＩＣ３１内に収容されている付帯回
路３９〜４２には、スイッチイング時の電圧範囲より高
い電圧を供給しないと正常なスイッチ動作が期待できな
い。したがって、ＩＣ３１の電圧供給用の端子３１ａを
直流電源に、アナログスイッチ３６、３５の一端を、電
流制限抵抗Ｒ11を介して電圧＋ＶS の直流電源に接続す
る。また、ＩＣ３１の下流側の端子３１ｂを電圧−ＶS
の負電源に接続し、アナログスイッチ３７、３８の一端
を、電流制限抵抗Ｒ12を介して電圧−ＶS の負電源に接
続する。したがって、書き込み電流Ｉｗ21の制限抵抗で
ある抵抗Ｒ11，Ｒ12は、図示の如くアナログスイッチ３
５〜３８、及び書き込みコイル２２の外側になるように
接続され、付帯回路３９〜４２には、電圧２ＶS が供給
される。
【００１９】即ち、書き込み電流Ｉｗ21については、直
列抵抗を設けてＩ＝ＶS ／Ｒ（Ｒ＝Ｒ1 ＋ＲH ）の関係
となるように最大電流を決めるのが普通であるが、ブリ
ッジ接続の場合、書き込みコイル２２に直接直列抵抗を
接続するとアナログスイッチ３５〜３８の切り換え電位
は電源電位と殆ど同じとなり、付帯回路３９〜４２の供
給電源の電圧に余裕がなくなり、アナログスイッチ３５
〜３８で余分の電圧降下を生じてしまうことがある。ま
た、この電圧降下はスイッチする電流値、使用温度やＩ
Ｃ３１のばらつき等で異なることが多く、書き込み電流
Ｉｗ21を正確に設定することが困難になるのである。
列抵抗を設けてＩ＝ＶS ／Ｒ（Ｒ＝Ｒ1 ＋ＲH ）の関係
となるように最大電流を決めるのが普通であるが、ブリ
ッジ接続の場合、書き込みコイル２２に直接直列抵抗を
接続するとアナログスイッチ３５〜３８の切り換え電位
は電源電位と殆ど同じとなり、付帯回路３９〜４２の供
給電源の電圧に余裕がなくなり、アナログスイッチ３５
〜３８で余分の電圧降下を生じてしまうことがある。ま
た、この電圧降下はスイッチする電流値、使用温度やＩ
Ｃ３１のばらつき等で異なることが多く、書き込み電流
Ｉｗ21を正確に設定することが困難になるのである。
【００２０】ＣＭＯＳ型アナログスイッチＩＣでは、ア
ナログスイッチが半導体で構成され、半導体のアナログ
スイッチの駆動回路も同一集積回路内に収容されている
が、アナログスイッチの動作電圧はＣＭＯＳ型アナログ
スイッチＩＣの正負電源電圧の範囲内にあることが必要
であり、正負電源電圧とは数ボルトの余裕をもつこと
が、アナログスイッチの導通抵抗を十分低く保つ上で望
ましい。
ナログスイッチが半導体で構成され、半導体のアナログ
スイッチの駆動回路も同一集積回路内に収容されている
が、アナログスイッチの動作電圧はＣＭＯＳ型アナログ
スイッチＩＣの正負電源電圧の範囲内にあることが必要
であり、正負電源電圧とは数ボルトの余裕をもつこと
が、アナログスイッチの導通抵抗を十分低く保つ上で望
ましい。
【００２１】したがって図１のように接続することによ
り、付帯回路３９〜４２の電源電位をアナログスイッチ
３５〜３８の＋側の端子電圧よりも高く、また、付帯回
路３９〜４２の負電源側の電位をアナログスイッチ３５
〜３８の−側の端子電圧よりも低くすることができる。
また、この抵抗Ｒ11，Ｒ12の電圧降下分により、アナロ
グスイッチ３５〜３８の接点回路の電圧範囲を付帯回路
３９〜４２の電源電圧よりも小さくすることができる。
さらに、従来回路例である図５、図７のように書き込み
コイル２２と直列に電流制限抵抗を接続すると、アナロ
グスイッチ３５〜３８の４接点が万一同時に導通した場
合、過大な貫通電流が流れてＩＣ３１を損傷するおそれ
もあるが、図１の回路構成では、夫々、電流制限抵抗Ｒ
11，Ｒ12がアナログスイッチ３５〜３８の電源，アース
側に接続されているので、貫通電流が流れるのが防止さ
れる。
り、付帯回路３９〜４２の電源電位をアナログスイッチ
３５〜３８の＋側の端子電圧よりも高く、また、付帯回
路３９〜４２の負電源側の電位をアナログスイッチ３５
〜３８の−側の端子電圧よりも低くすることができる。
また、この抵抗Ｒ11，Ｒ12の電圧降下分により、アナロ
グスイッチ３５〜３８の接点回路の電圧範囲を付帯回路
３９〜４２の電源電圧よりも小さくすることができる。
さらに、従来回路例である図５、図７のように書き込み
コイル２２と直列に電流制限抵抗を接続すると、アナロ
グスイッチ３５〜３８の４接点が万一同時に導通した場
合、過大な貫通電流が流れてＩＣ３１を損傷するおそれ
もあるが、図１の回路構成では、夫々、電流制限抵抗Ｒ
11，Ｒ12がアナログスイッチ３５〜３８の電源，アース
側に接続されているので、貫通電流が流れるのが防止さ
れる。
【００２２】次に動作を説明する。写真フィルムの磁性
層にディジタル２値情報を記録する場合、書き込みコイ
ル２２に流れる一定振幅の電流の方向を正逆切り換えて
磁性層に書き込むようにする。図２は、記録方法として
例えば３パート法を用いて、ディジタル２値情報を記録
する場合のタイミングチャートである。３パート法で
は、周期Ｔ毎に、入力信号ＩＮがＬｏｗレベルに立ち下
がり（ＣＬＫ）、Ｈｉレベルに立ち上がるまでの時間が
２／３Ｔである時には記録情報を「１」、１／３Ｔであ
る時には「０」としている。
層にディジタル２値情報を記録する場合、書き込みコイ
ル２２に流れる一定振幅の電流の方向を正逆切り換えて
磁性層に書き込むようにする。図２は、記録方法として
例えば３パート法を用いて、ディジタル２値情報を記録
する場合のタイミングチャートである。３パート法で
は、周期Ｔ毎に、入力信号ＩＮがＬｏｗレベルに立ち下
がり（ＣＬＫ）、Ｈｉレベルに立ち上がるまでの時間が
２／３Ｔである時には記録情報を「１」、１／３Ｔであ
る時には「０」としている。
【００２３】入力信号ＩＮ（点Ａ3 の信号）がローレベ
ルに立ち下がると、通電回路は正電源（電圧＋ＶS ）→
抵抗Ｒ11→アナログスイッチ３５→書き込みコイル２２
→アナログスイッチ３８→抵抗Ｒ12→負電源（電圧−Ｖ
S ）となり、この通電回路に書き込み電流Ｉｗ21が流れ
る。電流制限抵抗Ｒ11，Ｒ12が、夫々、ブリッジ回路網
の正電源側、負電源側の両端に接続され、書き込み電流
Ｉｗ21が抵抗Ｒ11、Ｒ12を介して流れるため、書き込み
コイル２２のスイッチング電圧範囲が狭くなり、ＩＣ３
１内の駆動回路の供給電源の電圧範囲に余裕ができる。
ルに立ち下がると、通電回路は正電源（電圧＋ＶS ）→
抵抗Ｒ11→アナログスイッチ３５→書き込みコイル２２
→アナログスイッチ３８→抵抗Ｒ12→負電源（電圧−Ｖ
S ）となり、この通電回路に書き込み電流Ｉｗ21が流れ
る。電流制限抵抗Ｒ11，Ｒ12が、夫々、ブリッジ回路網
の正電源側、負電源側の両端に接続され、書き込み電流
Ｉｗ21が抵抗Ｒ11、Ｒ12を介して流れるため、書き込み
コイル２２のスイッチング電圧範囲が狭くなり、ＩＣ３
１内の駆動回路の供給電源の電圧範囲に余裕ができる。
【００２４】次に、入力信号ＩＮがＨｉレベルに立ち上
がると、通電回路は正電源→抵抗Ｒ 11→アナログスイッ
チ３６→書き込みコイル２２→アナログスイッチ３７→
抵抗Ｒ12→負電源の通電回路が形成され、書き込み電流
Ｉｗ21の通電方向は逆転する。このときも同様に、アナ
ログスイッチ３７，３６の電圧変動範囲は、ＩＣ３１の
電源電圧範囲よりも小さくなり、この電圧範囲内で書き
込みコイル２２はスイッチングされることになる。
がると、通電回路は正電源→抵抗Ｒ 11→アナログスイッ
チ３６→書き込みコイル２２→アナログスイッチ３７→
抵抗Ｒ12→負電源の通電回路が形成され、書き込み電流
Ｉｗ21の通電方向は逆転する。このときも同様に、アナ
ログスイッチ３７，３６の電圧変動範囲は、ＩＣ３１の
電源電圧範囲よりも小さくなり、この電圧範囲内で書き
込みコイル２２はスイッチングされることになる。
【００２５】かかる構成によれば、ブリッジ状回路網が
ＣＭＯＳ型アナログスイッチ集積回路を利用して構成さ
れているので、磁気書き込み装置を簡易な回路で構成す
ることができ、また市販のものを使用して安価に回路を
構成することが出来る。また、電流制限抵抗Ｒ11，Ｒ12
が、夫々、ＣＭＯＳ型アナログスイッチ集積回路のアナ
ログスイッチで構成されたブリッジ回路網の正電源側、
負電源側の接続点に接続されているため、書き込みコイ
ル２２のスイッチング電圧範囲が狭くなり、ＩＣ３１内
の駆動回路の供給電源の電圧範囲に余裕ができ、アナロ
グスイッチによる電圧降下の電流値、使用温度、及びア
ナログスイッチ集積回路のばらつき等を考慮しても、ス
イッチング電圧がＣＭＯＳ型アナログスイッチ集積回路
内の駆動回路の供給電源の電圧範囲を越えるようなこと
がなく、ＣＭＯＳ型アナログスイッチ集積回路内の駆動
回路は供給電源の電圧範囲内で余裕をもって動作でき
る。さらに万一ブリッジ内のスイッチ素子に貫通電流が
流れることがあっても、抵抗Ｒ11，Ｒ12により電流が制
限され、アナログスイッチ３５〜３８の破損が防止さ
れ、信頼性が向上する。
ＣＭＯＳ型アナログスイッチ集積回路を利用して構成さ
れているので、磁気書き込み装置を簡易な回路で構成す
ることができ、また市販のものを使用して安価に回路を
構成することが出来る。また、電流制限抵抗Ｒ11，Ｒ12
が、夫々、ＣＭＯＳ型アナログスイッチ集積回路のアナ
ログスイッチで構成されたブリッジ回路網の正電源側、
負電源側の接続点に接続されているため、書き込みコイ
ル２２のスイッチング電圧範囲が狭くなり、ＩＣ３１内
の駆動回路の供給電源の電圧範囲に余裕ができ、アナロ
グスイッチによる電圧降下の電流値、使用温度、及びア
ナログスイッチ集積回路のばらつき等を考慮しても、ス
イッチング電圧がＣＭＯＳ型アナログスイッチ集積回路
内の駆動回路の供給電源の電圧範囲を越えるようなこと
がなく、ＣＭＯＳ型アナログスイッチ集積回路内の駆動
回路は供給電源の電圧範囲内で余裕をもって動作でき
る。さらに万一ブリッジ内のスイッチ素子に貫通電流が
流れることがあっても、抵抗Ｒ11，Ｒ12により電流が制
限され、アナログスイッチ３５〜３８の破損が防止さ
れ、信頼性が向上する。
【００２６】また、アナログスイッチ３５〜３８は、ス
イッチオン時間がスイッチオフ時間よりも長いので、同
時オンせず、したがって書き込みコイル２２を経由しな
いで正電源から負電源に至る大きな貫通電流が流れるこ
とが防止される。次に第２実施例について説明する。こ
のものは、２回路×２接点回路を有するアナログスイッ
チＩＣを用いて装置を構成したものである。
イッチオン時間がスイッチオフ時間よりも長いので、同
時オンせず、したがって書き込みコイル２２を経由しな
いで正電源から負電源に至る大きな貫通電流が流れるこ
とが防止される。次に第２実施例について説明する。こ
のものは、２回路×２接点回路を有するアナログスイッ
チＩＣを用いて装置を構成したものである。
【００２７】図３は、この第２実施例の回路構成を示
し、図４はその信号波形を示す。ＩＣ５１は、２回路×
２接点回路を有するアナログスイッチＩＣであり、この
ＩＣ５１を用いれば１つの入力信号ＩＮによって２回路
×２接点のアナログスイッチ５２，５３が同時に動作す
る。このアナログスイッチ５２，５３をブリッジ接続す
ることにより第１実施例と同様の機能を発揮させること
ができる。
し、図４はその信号波形を示す。ＩＣ５１は、２回路×
２接点回路を有するアナログスイッチＩＣであり、この
ＩＣ５１を用いれば１つの入力信号ＩＮによって２回路
×２接点のアナログスイッチ５２，５３が同時に動作す
る。このアナログスイッチ５２，５３をブリッジ接続す
ることにより第１実施例と同様の機能を発揮させること
ができる。
【００２８】アナログスイッチ５２，５３には、ブレー
ク・ビフォア・メーク接点のものを使用するのが望まし
い。メーク・ビフォア・ブレーク接点動作のアナログス
イッチＩＣを使用してもよいが、電流制限抵抗Ｒ11，Ｒ
12の抵抗値によっては瞬間的に大電流が流れることがあ
り、アナログスイッチＩＣを損傷するおそれもあり、消
費電流も多く経済的にも不利である。
ク・ビフォア・メーク接点のものを使用するのが望まし
い。メーク・ビフォア・ブレーク接点動作のアナログス
イッチＩＣを使用してもよいが、電流制限抵抗Ｒ11，Ｒ
12の抵抗値によっては瞬間的に大電流が流れることがあ
り、アナログスイッチＩＣを損傷するおそれもあり、消
費電流も多く経済的にも不利である。
【００２９】かかる構成によれば、２回路×２接点のロ
ジック構成を有する市販の別のアナログスイッチＩＣを
用いて装置を構成しても第１実施例と同様に動作させる
ことが出来、駆動回路をさらに簡単にすることができ
る。
ジック構成を有する市販の別のアナログスイッチＩＣを
用いて装置を構成しても第１実施例と同様に動作させる
ことが出来、駆動回路をさらに簡単にすることができ
る。
【００３０】
【発明の効果】以上説明したように、請求項１の発明に
かかる磁気書き込み装置では、ブリッジ状回路網を構成
する４つのスイッチ手段が、ＣＭＯＳ型アナログスイッ
チ集積回路に内蔵されたアナログスイッチで構成される
ので、駆動回路を簡単な回路構成にすることが出来る。
かかる磁気書き込み装置では、ブリッジ状回路網を構成
する４つのスイッチ手段が、ＣＭＯＳ型アナログスイッ
チ集積回路に内蔵されたアナログスイッチで構成される
ので、駆動回路を簡単な回路構成にすることが出来る。
【００３１】請求項２の発明にかかる磁気書き込み装置
では、２つの電流制限抵抗が、ブリッジ回路網の電源側
の接続点に、夫々接続されているので、書き込みコイル
のスイッチング電圧範囲がＣＭＯＳ型アナログスイッチ
集積回路の駆動電源の電圧範囲よりも狭くなる。したが
ってアナログスイッチ集積回路内の駆動回路の供給電源
の電圧範囲に余裕ができ、スイッチング電圧をアナログ
スイッチ集積回路内の駆動回路の供給電源の電圧範囲内
に収めることが出来る。また、素子破損などの危険も少
なく、信頼性が向上する。
では、２つの電流制限抵抗が、ブリッジ回路網の電源側
の接続点に、夫々接続されているので、書き込みコイル
のスイッチング電圧範囲がＣＭＯＳ型アナログスイッチ
集積回路の駆動電源の電圧範囲よりも狭くなる。したが
ってアナログスイッチ集積回路内の駆動回路の供給電源
の電圧範囲に余裕ができ、スイッチング電圧をアナログ
スイッチ集積回路内の駆動回路の供給電源の電圧範囲内
に収めることが出来る。また、素子破損などの危険も少
なく、信頼性が向上する。
【００３２】請求項３の発明にかかる磁気書き込み装置
では、スイッチオン時間がスイッチオフ時間よりも長い
スイッチ素子が使用されるので、書き込みコイルを経由
しないで直流電源からアースに至る大きな貫通電流が流
れることを防止することが出来る。
では、スイッチオン時間がスイッチオフ時間よりも長い
スイッチ素子が使用されるので、書き込みコイルを経由
しないで直流電源からアースに至る大きな貫通電流が流
れることを防止することが出来る。
【図１】本発明に係る第１実施例の回路図。
【図２】図１のタイミングチャート。
【図３】本発明に係る第２実施例の回路図。
【図４】図３のタイミングチャート。
【図５】従来のセンタタップ付きコイルを使用した場合
の回路図。
の回路図。
【図６】図５のタイミングチャート。
【図７】従来の２端子単巻コイルを使用した場合の回路
図。
図。
【図８】図７のタイミングチャート。
１ 磁気ヘッド ２２ 書き込みコイル（２端子単巻コイル） ３１，５１ ＣＭＯＳ型アナログスイッチ集積回路（Ｉ
Ｃ） Ｒ11，Ｒ12 電流制限抵抗
Ｃ） Ｒ11，Ｒ12 電流制限抵抗
Claims (3)
- 【請求項１】磁気ヘッドに書き込みコイルを巻回する一
方、 ４つのスイッチ手段を、矩形が形成されるように結線し
てブリッジ状回路網を構成し、前記ブリッジ状回路網の
４つの接続点のうち、対向する２つの接続点間に前記書
き込みコイルの両端を接続し、もう２つの接続点間に電
源を接続し、２つのスイッチ手段を介して書き込みコイ
ルに通電すると共に、記録すべき情報に基づいて４つの
スイッチ手段を切り換えて書き込みコイルの通電電流の
通電方向を切り換える磁気書き込み装置において、 前記４つのスイッチ手段を、前記電源を駆動電源とする
ＣＭＯＳ型アナログスイッチ集積回路に内蔵された４つ
のアナログスイッチで構成したことを特徴とする磁気書
き込み装置。 - 【請求項２】前記ブリッジ状回路網の電源接続側の２つ
の接続点は、夫々、電流制限抵抗を介して電源に接続さ
れた構成であることを特徴とする請求項１に記載の磁気
書き込み装置。 - 【請求項３】前記アナログスイッチは、駆動信号が入力
されてから完全導通するまでのスイッチオン時間が、駆
動信号の入力が停止してから遮断するまでのスイッチオ
フ時間よりも長い素子で構成されたことを特徴とする請
求項１又は請求項２に記載の磁気書き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11298794A JPH07320209A (ja) | 1994-05-26 | 1994-05-26 | 磁気書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11298794A JPH07320209A (ja) | 1994-05-26 | 1994-05-26 | 磁気書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07320209A true JPH07320209A (ja) | 1995-12-08 |
Family
ID=14600585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11298794A Pending JPH07320209A (ja) | 1994-05-26 | 1994-05-26 | 磁気書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07320209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012111557A1 (ja) * | 2011-02-17 | 2012-08-23 | 株式会社日立国際電気 | 映像信号多重伝送装置およびそれを具備する撮像装置 |
-
1994
- 1994-05-26 JP JP11298794A patent/JPH07320209A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012111557A1 (ja) * | 2011-02-17 | 2012-08-23 | 株式会社日立国際電気 | 映像信号多重伝送装置およびそれを具備する撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000212B1 (ko) | 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 | |
| JPS6377217A (ja) | オフ・チップ駆動回路 | |
| JPS63304715A (ja) | Ｍｏｓトランジスタブリッジを制御するための回路と方法 | |
| JPH07320209A (ja) | 磁気書き込み装置 | |
| JPH05268769A (ja) | Ｈ−ブリッジ復帰再循環回路 | |
| JPH10302208A (ja) | 磁気誘導書込みヘッド用の高速書き込みドライバ | |
| JPH0794969A (ja) | 高速電流感知増幅器 | |
| KR100190359B1 (ko) | 집적회로장치 | |
| JPH07254105A (ja) | 磁気書き込み装置 | |
| JP3579290B2 (ja) | 磁気ヘッド駆動回路および磁気記録装置 | |
| JP2944618B1 (ja) | 電流制御回路 | |
| JPS59151308A (ja) | コイルの駆動装置 | |
| JP2614621B2 (ja) | 論理出力回路 | |
| JPH0290436A (ja) | スイッチ状態読取回路 | |
| JPH07270889A (ja) | カメラ用磁気記録装置 | |
| JP2001505033A (ja) | 制御可能な出力電流を持つ増幅器 | |
| JPH10335990A (ja) | 入力回路 | |
| JPH0845008A (ja) | 記録再生装置 | |
| JPS62293814A (ja) | シユミツトトリガ−回路 | |
| JPH03185605A (ja) | 記録電流駆動回路のヘッド端子電位制御方法およびその回路 | |
| JPH0114735B2 (ja) | ||
| JPS648493B2 (ja) | ||
| JPH0896435A (ja) | コイル駆動電流波形制御方法 | |
| JPS58147238A (ja) | ジヨセフソン論理回路 | |
| JPH09171059A (ja) | 半導体装置 |