JPS648493B2

JPS648493B2 -

Info

Publication number: JPS648493B2
Application number: JP21080581A
Authority: JP
Inventors: Koji Takaragawa; Akira Ishida
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1981-12-29
Filing date: 1981-12-29
Publication date: 1989-02-14
Also published as: JPS58115934A

Description

【発明の詳細な説明】本発明は、フリツプフロツプと同様の記憶機能
を有する超伝導論理回路に関する。

このような超伝導論理回路として、従来、磁気
結合形超伝導論理ゲート回路を用いて構成された
ものが、種々提案されている。

しかしながら、従来の超伝導論理回路の場合、
複雑、大型化したり、動作速度が遅かつたり、大
きな電力消費を伴なつたり、動作マージンが狭か
つたりし、いずれも十分満足し得ない、という欠
点を有していた。

よつて、本発明は、上述した欠点のない、新規
な超伝導論理回路を提案せんとするもので、第１
図〜第４図を伴つて、本発明による超伝導論理回
路の実施例を述べるところから、明らかとなるで
あろう。

第１図〜第４図に示す本発明による超伝導論理
回路は、次に述べる構成を有する。

すなわち、第１及び第２の信号入力端子Ｔ１及
び信号入力端子Ｔ２と、信号出力端子Ｔ０と、バ
イアス信号端子TBとを有する。

また、信号入力端HSと、信号出力端HOと、
バイアス信号端HBと、それら信号入力端HS、
信号出力端HO及びバイアス信号端HBに対して
共通な共通端HCとを有する第１及び第２の電流
注入形超伝導論理ゲート回路（以下、簡単のた
め、単にゲート回路Ｇ１及びゲート回路Ｇ２と称
す）とを有する。

この場合、ゲート回路Ｇ１及びゲート回路Ｇ２
のそれぞれは、次に述べる機能を有する。

すなわち、ゲート回路Ｇ１及びゲート回路Ｇ
２のそれぞれ内に、バイアス信号端HB及び共通
端HCを通つて、バイアス信号電流を流し得且つ
信号入力端HS及び共通端HCを通つて信号入力
電流が流れ得る第１の状態を採り、また、その
第１の状態から、ゲート回路Ｇ１及びゲート回路
Ｇ２のそれぞれ内に、バイアス信号端HB及び共
通端HCを通つて、バイアス入力電流を供給した
場合、第１の状態が、ゲート回路Ｇ１及びゲート
回路Ｇ２のそれぞれ内にバイアス信号端HB及び
共通端HCを通つてバイアス信号電流を流してい
る第２の状態に転換し、さらに、その第２の状
態が、バイアス信号電流の供給を断としない限り
継続し、また、第２の状態から、ゲート回路Ｇ
１及びゲート回路Ｇ２のそれぞれ内に信号入力端
HS及び共通端HCを通つて信号入力電流を供給
した場合、第２の状態が、信号出力電流を信号出
力端HOを通つて、ゲート回路Ｇ１及びゲート回
路Ｇ２のそれぞれ外に導出する第３の状態に転換
し、さらに、その第３の状態が信号入力電流の
供給を断としても継続し、なおさらに、第３の
状態から、信号入力電流の供給の断の状態で、信
号出力端HO及び共通端HC間に外部から、所定
値以下の電圧が印加された場合、第１の状態に転
換する、という機能を有する。

この場合、ゲート回路Ｇ１及びゲート回路Ｇ２
としては、従来提案されている種々の構成のもの
を用い得る。

例えば、第２図に示すような、バイアス信号端
HB及び共通端HC間に、ジヨセフソン接合Ｊ１
及びジヨセフソン接合Ｊ２がそれぞれインダクタ
Ｌ１及びインダクタＬ２を介して、インダクタＬ
１及びインダクタＬ２側を共にバイアス信号端
HB側として接続され、そして、ジヨセフソン接
合Ｊ１及びインダクタＬ１の接続中点が信号入力
端HSに接続され、ジヨセフソン接合Ｊ２及びイ
ンダクタＬ２の接続中点が信号出力端HOに接続
されている構成を有するものを適用し得る。

なお、第２図に示すゲート回路Ｇ１及びゲート
回路Ｇ２の場合、ジヨセフソン接合Ｊ１及びジヨ
セフソン接合Ｊ２がともに超伝導状態にあること
で、上述した第１の状態を採るものである。

また、このような第１の状態から、バイアス信
号端HB及び共通端HCを介して、ゲート回路Ｇ
１及びゲート回路Ｇ２のそれぞれにバイアス信号
電流を供給した場合、そのバイアス信号電流が、
インダクタＬ１及びインダクタＬ２をそれぞれ介
して、ジヨセフソン接合Ｊ１及びジヨセフソン接
合Ｊ２に流れ、次で、共通端HCを流れること
で、上述した第２の状態を採るものである。

さらに、このような第２の状態から、信号入力
端HS及び共通端HCを介して、ゲート回路Ｇ１
及びゲート回路Ｇ２のそれぞれに、信号入力電流
を供給した場合、その信号入力電流の一部が、ジ
ヨセフソン接合Ｊ１に、第２の状態におけるバイ
アス信号電流に重畳して流れ、他部が、インダク
タＬ１及びインダクタＬ２を介して、ジヨセフソ
ン接合Ｊ２に同様に第２の状態におけるバイアス
信号電流に重畳して流れ、これによつて、ジヨセ
フソン接合Ｊ１及びジヨセフソン接合Ｊ２の双方
が有電圧状態（高抵抗状態）になり、このため、
信号出力端HO及び共通端HC間に負荷が接続さ
れていれば、信号出力電流が信号出力端HOを通
つて負荷に供給されることで、上述した第３の状
態を採るものである。

また、このような第３の状態から、上述した信
号入力電流の供給を断とした状態で、信号出力端
HO及び共通端HC間に、外部から、上述したジ
ヨセフソン接合Ｊ２の有電圧状態におけるそのジ
ヨセフソン接合Ｊ２の両端電圧よりも低い電圧が
印加された場合、ジヨセフソン接合Ｊ１が超伝導
状態になり、また、これに応じてジヨセフソン接
合Ｊ２が超伝導状態になることで、第１の状態に
転換するものである。

また、ゲート回路Ｇ１及びゲート回路Ｇ２のそ
れぞれとしては、第３図に示すような、第２図で
上述した構成において、そのインダクタＬ１及び
インダクタＬ２がそれぞれ抵抗Ｒ１及び抵抗Ｒ２
に置換されていることを除いて、第２図の場合と
同様の構成を有するものを適用し得る。

なお、第３図に示すゲート回路Ｇ１及びゲート
回路Ｇ２の場合、それが、上述した事項を除い
て、第２図の場合と同様の構成を有するので、詳
細説明は省略するが、第２図の場合に準じた機構
で、上述した機能を呈するものである。

さらに、ゲート回路Ｇ１及びゲート回路Ｇ２と
しては、第４図に示すような、第３図で上述した
構成において、そのジヨセフソン接合Ｊ１及び抵
抗Ｒ１間に、それらと直列に、他のジヨセフソン
接合Ｊ３を介挿し、また、ジヨセフソン接合Ｊ１
と並列に抵抗Ｒ３を接続したことを除いて、第３
図の場合と同様の構成を有するものを適用し得
る。

なお、第４図に示すゲート回路Ｇ１及びゲート
回路Ｇ２の場合、それが、上述した事項を除い
て、第３図の場合と同様の構成を有するので、詳
細説明は省略するが、第３図の場合に準じた機構
で、前述した機能を呈するものである。

また、本発明による超伝導論理回路の一例は、
第１の抵抗RAとインダクタLAとの直列回路Ｕ
と、第２の抵抗RBとを有する。

そして、ゲート回路Ｇ２の信号出力端HO及び
共通端HC間に、直列回路Ｕが接続されている。

また、ゲート回路Ｇ１の共通端HCとゲート回
路Ｇ２のバイアス信号端HBとが、互に接続され
ている。

さらに、ゲート回路Ｇ１及びゲート回路Ｇ２の
信号入力端HSが、それぞれ信号入力端子Ｔ１及
び信号入力端子Ｔ２に接続されている。

また、ゲート回路Ｇ１のバイアス信号端HB
が、バイアス信号端子TBに接続されている。

さらに、ゲート回路Ｇ１の信号出力端HOが、
信号出力端子Ｔ０に接続されている。

また、ゲート回路Ｇ２の共通端HCが、接地に
接続されている。

さらに、ゲート回路Ｇ１の信号出力端HOが、
抵抗RBを通じて、ゲート回路Ｇ２のバイアス信
号端HBに接続されている。

以上が、本発明による超伝導論理回路の一例構
成である。

このような構成を有する超伝導論理回路によれ
ば、次に述べる作用効果が得られる。

すなわち、ゲート回路Ｇ１及びゲート回路Ｇ２
が前述した第１の状態を採つている状態から、バ
イアス信号端子TBを介して、バイアス信号電流
IBを、ゲート回路Ｇ１に供給すれば、ゲート回
路Ｇ１が前述した機能を有するので、ゲート回路
Ｇ１が前述した第２の状態に転換し、よつて、バ
イアス信号電流IBが、ゲート回路Ｇ１内を、そ
のバイアス信号端HB及び共通端HCを通つて流
れる。

このため、バイアス信号電流IBがゲート回路
Ｇ２に供給され、そして、ゲート回路Ｇ２が前述
した機能を有するので、ゲート回路Ｇ２が前述し
た第２の状態に転換し、よつて、バイアス信号電
流IBが、ゲート回路Ｇ２内を、そのバイアス信
号端HB及び共通端HCを通つて流れ、次で、接
地に流れる、という状態が得られる。

このため、信号出力端子Ｔ０を介して信号出力
電流IOを外部に導出していない状態が得られ、
そして、このような状態が、バイアス信号端子
TBへのバイアス信号電流IBの供給を断にしない
限り継続している。

また、このような状態から、信号入力端子Ｔ１
を介して、信号入力電流Ｉ１を、ゲート回路Ｇ１
に供給すれば、ゲート回路Ｇ１が前述した機能を
有するので、ゲート回路Ｇ１が前述した第３の状
態に転換し、よつて、いままでゲート回路Ｇ１内
にそのバイアス信号端HB及び共通端HCを通つ
て流れていたバイアス信号電流IBの大部分が、
信号出力電流IOとして、ゲート回路Ｇ１の信号
出力端HOを介して、外部に導出される。

このため、信号出力端子Ｔ０及び接地間に、負
荷抵抗RLが予め接続されていれば、信号出力端
子Ｔ０を介して、信号出力電流IOを外部に導出
している状態が得られるとともに、バイアス信号
電流IBの一部を抵抗RBを介して、バイアス信号
電流IB′としてゲート回路Ｇ２に供給している状
態が得られ、そして、それらの状態が、信号入力
端子Ｔ１への信号入力電流Ｉ１の供給を断にして
も、継続している。

さらに、このような状態から、信号入力端子Ｔ
２を介して、信号入力電流Ｉ２をゲート回路Ｇ２
に供給すれば、ゲート回路Ｇ２が前述した機能を
有するので、いままでゲート回路Ｇ２にそのバイ
アス信号端HB及び共通端HCを通つて流れてい
たバイアス信号電流IB′のほとんどが、信号出力
電流として、ゲート回路Ｇ２の信号出力端HOを
介して、直列回路Ｕに流れる。

このため、直列回路Ｕの両端間、従つて、ゲー
ト回路Ｇ２の信号出力端HO及び共通端HC間に、
直列回路ＵがインダクタLAを有するので、瞬時
的に、ゲート回路Ｇ２の信号出力端HO側を高電
位とする電圧が発生し、これに応じて、ゲート回
路Ｇ２のバイアス信号端HB及び共通端HC間に、
バイアス信号端HB側を高電位とする電圧が発生
し、そのゲート回路Ｇ２のバイアス信号端HB側
の電位が、ゲート回路Ｇ１の共通端HCに与えら
れる。

このため、ゲート回路Ｇ１の信号出力端HO及
び共通端HC間に、零またはこれに近い値の電圧
が印加され、そして、ゲート回路Ｇ１が前述した
機能を有するので、ゲート回路Ｇ１が、前述した
第１の状態に復帰せんとし、しかしながら、この
場合、ゲート回路Ｇ１にバイアス信号電流IBが
供給されているので、結局、ゲート回路Ｇ１が前
述した第２の状態に復帰する。

次で、直列回路Ｕの両端間に瞬時的に発生して
いた電圧がなくなり、直列回路Ｕの両端間、従つ
て、ゲート回路Ｇ２の信号出力端HO及び共通端
HC間に、抵抗RAの降下電圧が印加される。こ
の場合、抵抗RAの降下電圧を、抵抗RAの値を
十分小としておくことによつて、十分小なる値で
得ることができる。

このため、ゲート回路Ｇ２が前述した機能を有
するので、前述した第１の状態に転換せんとし、
しかしながら、この場合、ゲート回路Ｇ２に、バ
イアス信号電流IB′が供給されているので、結局、
ゲート回路Ｇ２が、前述した第２の状態に復帰す
る。

よつて、ゲート回路Ｇ１及びゲート回路Ｇ２
が、ともに前述した状態に復帰し、信号出力電流
IOを外部に導出していない状態に復帰する。

上述したように、第１図に示す本発明による超
伝導論理回路構成によれば、信号入力端子Ｔ１及
び信号出力端子Ｔ０を介してそれぞれ供給される
信号入力電流Ｉ１及び信号入力電流Ｉ２を、それ
ぞれ２値表示で「１」及び「０」の情報に意味づ
ければ、それら「１」及び「０」の情報を、ゲー
ト回路Ｇ１から、信号出力端子Ｔ０を介して外部
に導出される信号出力電流IOの有無で記憶し得、
従つて、フリツプフロツプと同様の記憶機能を有
する。

また、このような「１」及び「０」の情報の記
憶を、ゲート回路Ｇ１及びゲート回路Ｇ２と、直
列回路Ｕと、抵抗RBとからなる、きわめて簡易
な構成で得ることができる。

さらに、ゲート回路Ｇ１及びゲート回路Ｇ２が
電流注入形であるので、「１」及び「０」の情報
を、従来の磁気結合形超伝導論理ゲート回路を用
いて構成されている超伝導論理回路の場合に比
し、より簡易、小型化された構成で、且つ少ない
消費電力及び大きな動作マージンで、高速に、記
憶することができる、などの特徴を有する。

なお、上述においては、ゲート回路Ｇ１及びゲ
ート回路Ｇ２として、第２図、第３図及び第４図
に示す構成のものを用いた場合の実施例を述べた
が、ゲート回路Ｇ１及びゲート回路Ｇ２として、
第２図〜第４図に示す構成以外の構成を有する他
のゲート回路を用いて、前述したと同様の優れた
特徴を得ることもでき、その他、本発明の精神を
脱することなしに、種々の変型、変更をなし得る
であろう。

【図面の簡単な説明】

第１図は、本発明による超伝導論理回路の一例
を示す接続図である。第２図、第３図及び第４図
は、ともに第１図に示す超伝導論理回路に用い得
るゲート回路の実施例を示す接続図である。Ｔ１，Ｔ２……信号入力端子、TB……バイア
ス信号端子、HS……信号入力端、HO……信号
出力端、HB……バイアス信号端、RA……抵抗、
LA……インダクタ、Ｕ……直列回路、RB……
抵抗、Ｊ１，Ｊ２，Ｊ３……ジヨセフソン接合、
Ｌ１，Ｌ２……インダクタ、Ｒ１，Ｒ２，Ｒ３…
…抵抗。

Claims

【特許請求の範囲】１第１及び第２の信号入力端子と、信号出力端子と、バイアス信号端子と、信号入力端と、信号出力端と、バイアス信号端
と、上記信号入力端、上記信号出力端及び上記バ
イアス信号端に対して共通な共通端とを有する第
１及び第２の電流注入形超伝導論理ゲート回路
と、第１の抵抗とインダクタとの直列回路と、第２の抵抗とを具備し、上記第１及び第２の電流注入形超伝導論理ゲー
ト回路のそれぞれは、当該電流注入形超伝導論
理ゲート回路内に、上記バイアス信号端及び上記
共通端を通つてバイアス信号電流を流し得且つ上
記信号入力端及び共通端を通つて信号入力電流が
流れ得る第１の状態を採り、該第１の状態か
ら、当該電流注入形超伝導論理ゲート回路内に上
記バイアス信号端及び上記共通端を通つて上記バ
イアス入力電流を供給した場合、上記第１の状態
が、当該電流注入形超伝導論理ゲート回路内に上
記バイアス信号端及び上記共通端を通つて上記バ
イアス信号電流を流している第２の状態に転換
し、該第２の状態が、上記バイアス信号電流の
供給を断としない限り継続し、上記第２の状態
から、当該電流注入形超伝導論理ゲート回路内に
上記信号入力端及び上記共通端を通つて上記信号
入力電流を供給した場合、上記第２の状態が、信
号出力電流を上記信号出力端を通つて当該電流注
入形超伝導論理ゲート回路外に導出する第３の状
態に転換し、該第３の状態が、上記信号入力電
流の供給を断としても継続し、上記第３の状態
から、上記信号入力電流の供給の断の状態で、上
記信号出力端及び共通端間に、外部から、所定値
以下の電圧が印加された場合、上記第１の状態に
転換する機能を有し、上記第２の電流注入形超伝導論理ゲート回路の
信号出力端及び共通端間に、上記直列回路が接続
され、上記第１の電流注入形超伝導論理ゲート回路の
共通端と上記第２の電流注入形超伝導論理ゲート
回路のバイアス信号端とが、互に接続され、上記第１及び第２の電流注入形超伝導論理ゲー
ト回路の信号入力端が、それぞれ上記第１及び第
２の信号入力端子に接続され、上記第１の電流注入形超伝導論理ゲート回路の
バイアス信号端が、上記バイアス信号端子に接続
され、上記第１の電流注入形超伝導論理ゲート回路の
信号出力端が、上記信号出力端子に接続され、上記第２の電流注入形超伝導論理ゲート回路の
共通端が接地に接続され、上記第１の電流注入形超伝導論理ゲート回路の
信号出力端が、上記第２の抵抗を通じて、当該第
２の電流注入形超伝導論理ゲート回路のバイアス
信号端に接続されていることを特徴とする超伝導
論理回路。