JPH07321194A - 半導体装置の素子分離層の形成方法 - Google Patents

半導体装置の素子分離層の形成方法

Info

Publication number
JPH07321194A
JPH07321194A JP6288262A JP28826294A JPH07321194A JP H07321194 A JPH07321194 A JP H07321194A JP 6288262 A JP6288262 A JP 6288262A JP 28826294 A JP28826294 A JP 28826294A JP H07321194 A JPH07321194 A JP H07321194A
Authority
JP
Japan
Prior art keywords
nitride film
element isolation
isolation layer
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6288262A
Other languages
English (en)
Inventor
Chung Soo Han
忠 洙 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH07321194A publication Critical patent/JPH07321194A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【目的】素子分離層のバーズビーク(birds beak)の発生
を最小化することができ、シリコン基板のストレス(str
ess)を減らすことができる半導体装置の素子分離層の形
成方法を提供する。 【構成】素子分離層を形成するためのトレンチ(trench)
４の側壁に窒化膜とポリシリコンスペーサ１２Ａを形成
し、酸化工程を実施しポリシリコンスペーサ１２Ａと、
露出されるシリコン基板１を酸化させ、素子分離層８を
形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の素子分離層
の形成方法に関するものであって、特に素子分離層を形
成するためのトレンチ(trench)の側壁に窒化膜とポリシ
リコンスペーサを形成したのち、酸化工程を実施するこ
とによってバーズビーク(birds beak)及びストレス(str
ess)を減らすことのできる半導体装置の素子分離層の形
成方法に関するものである。
【０００２】
【従来の技術】素子分離層は半導体集積素子を構成する
個別の素子を電気的及び構造的に分離するための一種の
絶縁層である。一般に素子分離層はLOCOS(Local Oxidat
ion ofSilicon)技術を適用して形成されている。しかし
ながらLOCOS 技術で形成される素子分離層はバーズビー
クの生成のような製造上の問題が多少ある。
【０００３】従来の一般的な素子分離酸化膜を形成する
工程を図１（Ａ）ないし図１（Ｃ）を参照しながら説明
すれば下記の通りである。図１（Ａ）はシリコン基板１
上にパッド酸化膜２及び窒化膜３を順次に形成したの
ち、リソグラフィー（Lithogra-phy) の工程及びエッチ
ング工程によって窒化膜３及びパッド酸化膜２をエッチ
ングして素子分離領域を確定(define)し、素子分離領域
を通じて露出されたシリコン基板１を所定深さだけエッ
チングし、トレンチ４を形成したのち、トレンチ４を通
じて露出されたシリコン基板１に犠牲酸化膜５を形成
し、トレンチ４の側壁に窒化膜スペーサ６を形成した状
態を示したものである。
【０００４】図１（Ｂ）は素子分離層８を形成するため
の酸化工程を実施した状態を示す断面図であり、図１
（Ｃ）は窒化膜３、窒化膜スペーサ６およびパッド酸化
膜２を除去し素子分離層８が形成された状態を示す断面
図である。
【０００５】
【発明が解決しようとする課題】前記した従来の技術は
窒化膜スペーサによって素子分離層のエッジ(edge)部分
が押され、それによってエッジ部分において電気的なフ
ィールド（voltage perunit area[Volt/cm2] ）が増加
するようになり半導体素子の特性に悪い影響を与える。
また、トレンチ構造において、シリコン基板を直接に酸
化させるため、トレンチのコーナーにストレスが発生し
接合漏洩電流が発生するという短所がある。
【０００６】したがって、本発明はトレンチの側壁に窒
化膜とポリシリコンスペーサを形成したのち、酸化工程
を実施し、素子分離層を形成することによって前記の短
所が解消できる半導体装置の素子分離層を提供すること
にその目的がある。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
めの本発明の素子分離層の形成工程はシリコン基板上に
パッド酸化膜および第１窒化膜を順次に形成し、第１窒
化膜上にフィールド領域が開放されたフォトレジストの
パターンを形成する段階と、第１窒化膜、パッド酸化膜
及びシリコン基板を、フォトレジストのパターンをエッ
チングマスクとしたエッチング工程によって順次にエッ
チングし、トレンチを形成する段階と、フォトレジスト
のパターンを除去し、トレンチ内で露出されたシリコン
基板上に犠牲酸化膜を成長させる段階と、トレンチを含
む第１窒化膜上に第２窒化膜を蒸着し、第２窒化膜上に
ポリシリコン層を蒸着する段階と、ポリシリコン層をエ
ッチングし、トレンチ側壁にポリシリコンスペーサを形
成する段階と、ポリシリコンスペーサをエッチングマス
クとしたエッチング工程によって第２窒化膜の露出され
た部分をエッチングする段階と、第２窒化膜がエッチン
グされ露出されたシリコン基板とポリシリコンスペーサ
を酸化工程によって酸化させ素子分離層を形成する段階
と、第１窒化膜、第２窒化膜及びパッド酸化膜を順次に
除去する段階からなることを特徴とする。
【０００８】
【作用】ポリシリコン層をマスクとしてエッチングして
形成された窒化膜スペーサはシリコン基板の酸化規制材
として作用する。またポリシリコンスペーサ自体も酸化
されて素子分離層の一部を形成する。
【０００９】
【実施例】以下、本発明を添付した図面を参照しながら
詳細に説明する。図２（Ａ）ないし図２（Ｅ）は本発明
によって半導体装置の素子分離層を形成する段階を示す
断面図である。
【００１０】図２（Ａ）はシリコン基板１上に酸化工程
によってパッド酸化膜２を成長させ、パッド酸化膜２上
に第１窒化膜10を蒸着し、第１窒化膜10上にフォトレジ
ストを塗布したのちマスク工程によってフィールド領域
が開放されたフォトレジストのパターン９を形成した状
態を示したものである。
【００１１】パッド酸化膜２は 100ないし 300Å程度の
厚さで成長させ、第１窒化膜10は 500ないし2000Åの程
度の厚さで蒸着させる。第１窒化膜10は素子分離層の形
成のための酸化工程時、酸化マスク層として作用する。
【００１２】図２（Ｂ）はフォトレジストのパターン９
の開口部によって露出された第１窒化膜10及びパッド酸
化膜２をエッチングし、続いてシリコン基板１の露出部
分を異方性シリコンのエッチング工程で所定厚さでエッ
チングし、トレンチ４を形成し、フォトレジストのパタ
ーン９を除去する。
【００１３】その後、トレンチ４の内部から露出された
シリコン基板１上に犠牲酸化膜５を成長させ、トレンチ
４を含む第１窒化膜10上に第２窒化膜11を蒸着し、第２
窒化膜11上にポリシリコン層12を蒸着した状態を示した
ものである。
【００１４】トレンチ４の深さは 500ないし2000Åの深
さで形成される。しかしながら、半導体素子の製造にお
いて設計ルールによってトレンチ４の深さは変化され
る。犠牲酸化膜５は、 100ないし 500Å程度の厚さで成
長させる。第２窒化膜11は、50ないし 300Å程度の厚さ
で蒸着させるものの、この第２窒化膜11は素子分離層の
形成時、アクティブ領域で酸化体(oxidant) の移動を制
御しバーズビークの発生を最小化させる。ポリシリコン
層12は、 500ないし2000Å程度の厚さで蒸着させる。素
子分離層の形成は温度、厚さ及び幅によって調節するこ
とができる。
【００１５】図２（Ｃ）は異方性のポリシリコンエッチ
ング工程でポリシリコン層12をエッチングし、ポリシリ
コンスペーサ12A をトレンチ４の側壁に形成した状態を
示したものである。
【００１６】異方性のポリシリコンエッチング工程はポ
リシリコンスペーサ12A の上部(TOP) がシリコン基板１
の表面と同等の高さまたはそれより低いトレンチ４のコ
ーナー部分にポリシリコンスペーサ12A が形成されるよ
うに実施する。
【００１７】図２（Ｄ）はポリシリコンスペーサ12A を
エッチングマスクとした異方性窒化膜のエッチング工程
によって第２窒化膜11の露出された部分を除去し窒化膜
スペーサ11A を形成し、酸化工程によって形成した状態
を示したものである。
【００１８】窒化膜スペーサ11A は酸化工程時、アクテ
ィブ領域で酸化体(oxidant) が移動することを防止す
る。素子分離層８は酸化工程時、ポリシリコンスペーサ
12A と露出されたシリコン基板１が酸化され形成され
る。
【００１９】形成された素子分離層８の内部に図の点線
で示された窒化膜スペーサ11A の部分は酸化工程の初期
には、アクティブ領域の酸化を抑制する役割をしたもの
の、後期には酸化され、素子分離層８に含まれる。しか
しながら、第２窒化膜11の形成の厚さによって、早く酸
化させることもでき、そのまま残こすこともできる。
【００２０】図２（Ｅ）は第１窒化膜10、窒化膜スペー
サ11A 及びパッド酸化膜２を除去した状態の断面図であ
る。
【００２１】
【発明の効果】前述したように本発明はトレンチの側壁
に窒化膜スペーサ及びポリシリコンスペーサを形成し素
子分離層の形成のための酸化工程時、酸化体がアクティ
ブ領域に移動させられることを防止することによって、
素子分離層のバーズビークの発生を最小化することがで
き、ポリシリコンスペーサの上部(TOP) がシリコン基板
の表面と同等の高さまたはそれより低くなるように形成
し、素子分離層の形成のための酸化工程時ポリシリコン
のスペーサが酸化されるため、バーズビークヘッド(hea
d)の発生及びシリコン基板のストレスを減らすことがで
きる。
【図面の簡単な説明】
【図１】（Ａ）ないし（Ｃ）は従来の技術によって半導
体装置の素子分離層の形成段階を示す断面図である。
【図２】（Ａ）ないし（Ｅ）は本発明によって半導体装
置の素子分離層の形成段階を示した断面図である。
【符号の説明】
１ シリコン基板 ２ パッド
酸化膜 ３ 窒化膜 ４ トレン
チ ５ 犠牲酸化膜 6,11A 窒化膜
スペーサ ８ 素子分離層 ９ フォト
レジストのパターン 10 第１窒化膜 11 第２窒
化膜 12 ポリシリコン層 12A ポリシ
リコンスペーサ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体装置の素子分離層の形成方法におい
    て、シリコン基板上にパッド酸化膜及び第１窒化膜を順
    次に形成し、前記の第１窒化膜上にフィールド領域が開
    放されたフォトレジストのパターンを形成する段階と、
    前記の第１窒化膜、パッド酸化膜及びシリコン基板を前
    記フォトレジストのパターンをエッチングマスクとした
    エッチング工程によって順次エッチングし、トレンチを
    形成する段階と、前記のフォトレジストのパターンを除
    去し、前記のトレンチ内で露出されている前記のシリコ
    ン基板上に犠牲酸化膜を成長させる段階と、前記のトレ
    ンチを含む第１窒化膜上に第２窒化膜を蒸着し、前記の
    第２窒化膜上にポリシリコン層を蒸着する段階と、前記
    のポリシリコン層をエッチングし前記トレンチ側壁にポ
    リシリコンスペーサを形成する段階と、前記段階から前
    記のポリシリコンスペーサをエッチングマスクとしたエ
    ッチング工程によって第２窒化膜の露出された部分をエ
    ッチングし窒化膜スペーサを形成する段階と、前記のシ
    リコン基板の露出された部分と前記のポリシリコンスペ
    ーサを酸化工程によって酸化させ素子分離層を形成する
    段階と、前記の第１窒化膜、窒化膜スペーサ及びパッド
    酸化膜を順次除去する段階から成ることを特徴とする半
    導体装置の素子分離層の形成方法。
  2. 【請求項２】第１請求項において、前記の第１窒化膜は
    素子分離層の形成のための酸化工程時、酸化マスク層と
    して使用されることを特徴とする半導体装置の素子分離
    層の形成方法。
  3. 【請求項３】第１請求項において、前記のトレンチを形
    成するためのエッチング工程は前記のフォトレジストの
    パターンの開口部によって露出された前記の第１窒化膜
    及びパッド酸化膜をエッチングして、続いて前記シリコ
    ン基板の露出部分を異方性のシリコンエッチング工程に
    よってエッチングすることを特徴とする半導体装置の素
    子分離層の形成方法。
  4. 【請求項４】第１請求項または第３請求項において、前
    記のトレンチの深さは５００ないし２０００Åの深さで
    形成されることを特徴とする半導体装置の素子分離層の
    形成方法。
  5. 【請求項５】第１請求項において、前記の第２窒化膜は
    ５０ないし３００Å程度の厚さで蒸着されることを特徴
    とする半導体装置の素子分離層の形成方法。
  6. 【請求項６】第１請求項または第５請求項において、前
    記の窒化膜スペーサは素子分離層の形成のための酸化工
    程時、アクティブ領域で酸化体（Oxidant)の移動を制御
    することを特徴とする半導体装置の素子分離層の形成方
    法。
  7. 【請求項７】第１請求項または第６請求項において、前
    記の窒化膜スペーサは異方性の窒化膜エッチング工程に
    よって形成されることを特徴とする半導体装置の素子分
    離層の形成方法。
  8. 【請求項８】第１請求項において、前記のポリシリコン
    層は５００ないし２０００Å程度の厚さで蒸着されるこ
    とを特徴とする半導体装置の素子分離層の形成方法。
  9. 【請求項９】第１請求項において、前記のポリシリコン
    スペーサは異方性のポリシリコンエッチング工程によっ
    て前記のポリシリコン層をエッチングしトレンチ側壁に
    形成することを特徴とする半導体装置の素子分離層の形
    成方法。
  10. 【請求項１０】第１請求項または第９請求項において、
    前記のポリシリコンスペーサを形成するための異方性の
    ポリシリコンエッチング工程はポリシリコンスペーサの
    上部（Top)がシリコン基板の表面と同等の高さまたはそ
    れより低い高さになる時まで実施することを特徴とする
    半導体装置の素子分離層の形成方法。
JP6288262A 1993-11-23 1994-11-22 半導体装置の素子分離層の形成方法 Pending JPH07321194A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-24975 1993-11-23
KR1019930024975A KR100187678B1 (ko) 1993-11-23 1993-11-23 반도체 장치의 소자 분리막 형성방법

Publications (1)

Publication Number Publication Date
JPH07321194A true JPH07321194A (ja) 1995-12-08

Family

ID=19368707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6288262A Pending JPH07321194A (ja) 1993-11-23 1994-11-22 半導体装置の素子分離層の形成方法

Country Status (4)

Country Link
US (1) US5512509A (ja)
JP (1) JPH07321194A (ja)
KR (1) KR100187678B1 (ja)
DE (1) DE4441706A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027894A (ja) * 1995-12-30 1998-01-27 Hyundai Electron Ind Co Ltd Ｓｏｉ基板及びその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866467A (en) * 1995-12-08 1999-02-02 Advanced Micro Devices, Inc. Method of improving oxide isolation in a semiconductor device
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5658822A (en) * 1996-03-29 1997-08-19 Vanguard International Semiconductor Corporation Locos method with double polysilicon/silicon nitride spacer
US5824594A (en) * 1996-04-29 1998-10-20 Samsung Electronics Co., Ltd. Integrated circuit device isolating methods including silicon spacers and oxidation barrier films
US6121087A (en) * 1996-06-18 2000-09-19 Conexant Systems, Inc. Integrated circuit device with embedded flash memory and method for manufacturing same
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5976950A (en) * 1997-11-13 1999-11-02 National Semiconductor Corporation Polysilicon coated swami (sidewall masked isolation)
KR100475050B1 (ko) * 1998-09-24 2005-07-05 삼성전자주식회사 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
US6417093B1 (en) 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6586814B1 (en) 2000-12-11 2003-07-01 Lsi Logic Corporation Etch resistant shallow trench isolation in a semiconductor wafer
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
US7007900B2 (en) * 2002-10-01 2006-03-07 Andrew Corporation Cable hanger
KR100980055B1 (ko) 2003-06-30 2010-09-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
KR100824205B1 (ko) * 2006-12-26 2008-04-21 매그나칩 반도체 유한회사 Dmos 트랜지스터 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214439A (ja) * 1985-07-12 1987-01-23 Nec Corp 半導体装置の製造方法
JPS6324635A (ja) * 1986-07-17 1988-02-02 Toshiba Corp 半導体装置の製造方法
JPH0199234A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
JPH01503827A (ja) * 1987-06-15 1989-12-21 ヒュンダイ　エレクトロニクス　アメリカ 半導体のフイールド酸化物形成方法
JPH0461123A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置の素子分離方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992547A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd アイソレ−シヨン方法
JPS63258040A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離領域の形成方法
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214439A (ja) * 1985-07-12 1987-01-23 Nec Corp 半導体装置の製造方法
JPS6324635A (ja) * 1986-07-17 1988-02-02 Toshiba Corp 半導体装置の製造方法
JPH01503827A (ja) * 1987-06-15 1989-12-21 ヒュンダイ　エレクトロニクス　アメリカ 半導体のフイールド酸化物形成方法
JPH0199234A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
JPH0461123A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置の素子分離方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027894A (ja) * 1995-12-30 1998-01-27 Hyundai Electron Ind Co Ltd Ｓｏｉ基板及びその製造方法
US5907783A (en) * 1995-12-30 1999-05-25 Hyundai Electronics Industries Co., Ltd. Method of fabricating silicon-on-insulator substrate

Also Published As

Publication number Publication date
DE4441706A1 (de) 1995-05-24
KR100187678B1 (ko) 1999-06-01
US5512509A (en) 1996-04-30
KR950015715A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
JPH07321194A (ja) 半導体装置の素子分離層の形成方法
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
JP2683318B2 (ja) 半導体素子のフィールド酸化膜形成方法
JP2812811B2 (ja) 半導体装置のフィールド酸化膜形成方法
JPH0799189A (ja) 半導体装置の製造方法
US5326715A (en) Method for forming a field oxide film of a semiconductor device
US5700733A (en) Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
JPH10233440A (ja) 半導体装置の素子分離方法
US5894059A (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
JP3933746B2 (ja) 半導体装置の素子分離方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JPH07211710A (ja) 半導体デバイスの素子分離膜の形成方法
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
KR100290901B1 (ko) 반도체소자의격리막형성방법
JPH0258778B2 (ja)
KR100209226B1 (ko) 소자분리를 위한 반도체 장치 제조방법
KR960014449B1 (ko) 반도체 소자의 필드 산화막 제조 방법
JP2871771B2 (ja) 半導体装置の製造方法
KR100203911B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR100221633B1 (ko) 소자격리 방법
JPS60245250A (ja) 半導体装置の製造方法
KR940011745B1 (ko) 반도체 장치의 소자분리방법