JPH1027894A - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JPH1027894A JPH1027894A JP8356109A JP35610996A JPH1027894A JP H1027894 A JPH1027894 A JP H1027894A JP 8356109 A JP8356109 A JP 8356109A JP 35610996 A JP35610996 A JP 35610996A JP H1027894 A JPH1027894 A JP H1027894A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- film
- silicon substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 92
- 239000010703 silicon Substances 0.000 claims abstract description 92
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 7
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 41
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- -1 oxygen ions Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 シリコンデバイス層を形成するための化学
的、機械的な研磨工程の際、当該研磨工程を正確に制御
するのが困難であり、前記シリコンデバイス層の厚さが
均一にできない問題点がある。 【解決手段】 シリコン基板２０にトレンチＴを形成し
て、シリコン基板上面及びトレンチ内側壁に酸化防止膜
としてのシリコン窒化膜２１を形成する。その後、窒化
膜２１をマスクとして、シリコン基板２０を等方性エッ
チングしてトレンチ底面に溝を形成して、シリコン基板
を酸化して形成される酸化膜２３と前記酸化膜によって
分離されたシリコンデバイス層２０Ａを形成する。次に
窒化膜２１を除去して、シリコン基板表面を平坦化す
る。
的、機械的な研磨工程の際、当該研磨工程を正確に制御
するのが困難であり、前記シリコンデバイス層の厚さが
均一にできない問題点がある。 【解決手段】 シリコン基板２０にトレンチＴを形成し
て、シリコン基板上面及びトレンチ内側壁に酸化防止膜
としてのシリコン窒化膜２１を形成する。その後、窒化
膜２１をマスクとして、シリコン基板２０を等方性エッ
チングしてトレンチ底面に溝を形成して、シリコン基板
を酸化して形成される酸化膜２３と前記酸化膜によって
分離されたシリコンデバイス層２０Ａを形成する。次に
窒化膜２１を除去して、シリコン基板表面を平坦化す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ(Silicon-O
n-Insulator)基板及びその製造方法に関し、特に、ベリ
ド（buried）絶縁膜と素子分離膜を同時に形成するＳＯ
Ｉ基板及びその製造方法に関する。
n-Insulator)基板及びその製造方法に関し、特に、ベリ
ド（buried）絶縁膜と素子分離膜を同時に形成するＳＯ
Ｉ基板及びその製造方法に関する。
【０００２】
【従来の技術】一般のＣＭＯＳトランジスタの製造工程
では、素子分離領域は素子間の分離及びＣＭＯＳトラン
ジスタのラッチアップ現状を防止するために大面積を確
保するように形成される。この際、大面積の分離領域は
チップ面積を減少させて、高集積化を阻害する要素にな
る。
では、素子分離領域は素子間の分離及びＣＭＯＳトラン
ジスタのラッチアップ現状を防止するために大面積を確
保するように形成される。この際、大面積の分離領域は
チップ面積を減少させて、高集積化を阻害する要素にな
る。
【０００３】このような問題点を解決するためのＳＯＩ
技術が提案された。シリコンハンドリング基板と、デバ
イス用シリコン基板間に所定厚さのベリド絶縁層がサン
ドイッチされたＳＯＩ基板は完全な素子分離が実現さ
れ、ＣＭＯＳトランジスタのラッチアップ現状が防止さ
れて、素子の高速動作を可能にする。
技術が提案された。シリコンハンドリング基板と、デバ
イス用シリコン基板間に所定厚さのベリド絶縁層がサン
ドイッチされたＳＯＩ基板は完全な素子分離が実現さ
れ、ＣＭＯＳトランジスタのラッチアップ現状が防止さ
れて、素子の高速動作を可能にする。
【０００４】ＳＯＩ基板を形成する方法としてはＳＩＭ
ＯＸ(Separation by Implanted OXygen)技術とボンディ
ング技術がある。
ＯＸ(Separation by Implanted OXygen)技術とボンディ
ング技術がある。
【０００５】従来のＳＩＭＯＸ技術は、図９（Ａ）に示
したように、不純物がドーピングされたシリコン基板１
が備えられる。酸素イオンは、シリコン基板１内の所定
厚さでイオン注入される。そして、図９（Ｂ）を参照し
て、シリコン基板１はアニーリングされ、シリコン基板
内に所定厚さのベリド酸化膜２と、シリコンデバイス層
１Ａが形成される。そして、図９（Ｃ）のように、フィ
ールド酸化膜３は公知の選択的な酸化方式によってシリ
コンデバイス層１Ａの所定部分に形成される。
したように、不純物がドーピングされたシリコン基板１
が備えられる。酸素イオンは、シリコン基板１内の所定
厚さでイオン注入される。そして、図９（Ｂ）を参照し
て、シリコン基板１はアニーリングされ、シリコン基板
内に所定厚さのベリド酸化膜２と、シリコンデバイス層
１Ａが形成される。そして、図９（Ｃ）のように、フィ
ールド酸化膜３は公知の選択的な酸化方式によってシリ
コンデバイス層１Ａの所定部分に形成される。
【０００６】しかし、このＳＩＭＯＸ技術は酸素をイオ
ン注入する工程で、デバイス形成面に転位(dislocatio
n) が発生されやすく、デバイス形成される層の厚さを
正確に調節できないという欠点を有するため、多量の漏
洩電流が発生する。
ン注入する工程で、デバイス形成面に転位(dislocatio
n) が発生されやすく、デバイス形成される層の厚さを
正確に調節できないという欠点を有するため、多量の漏
洩電流が発生する。
【０００７】従来の他の方式では、図１０（Ａ）に示さ
れたように、デバイス用シリコン基板１０とハンドリン
グ基板１１が備えられる。ベリド絶縁層１２はハンドリ
ング基板１１の一周面に熱酸化によって形成される。
れたように、デバイス用シリコン基板１０とハンドリン
グ基板１１が備えられる。ベリド絶縁層１２はハンドリ
ング基板１１の一周面に熱酸化によって形成される。
【０００８】図１０（Ｂ）に示すように、デバイス用シ
リコン基板１０とハンドリング基板１１はベリド絶縁層
１２を間においてボンディングされる。その後に大部分
のデバイスシリコン基板１０はグラインディング及びラ
ッピングによって除去された後、高精度で化学的、機械
的に研磨され、シリコンデバイス層１０Ａが形成され
る。その後、図１０（Ｃ）に示したように、フィールド
酸化膜１３は、シリコンデバイス１０Ａのアクティブ領
域を限定するためにシリコンデバイス層１０Ａの所定部
分に形成される。これによって、シリコンデバイス層１
０Ａを備えたＳＯＩ基板１００が形成される。
リコン基板１０とハンドリング基板１１はベリド絶縁層
１２を間においてボンディングされる。その後に大部分
のデバイスシリコン基板１０はグラインディング及びラ
ッピングによって除去された後、高精度で化学的、機械
的に研磨され、シリコンデバイス層１０Ａが形成され
る。その後、図１０（Ｃ）に示したように、フィールド
酸化膜１３は、シリコンデバイス１０Ａのアクティブ領
域を限定するためにシリコンデバイス層１０Ａの所定部
分に形成される。これによって、シリコンデバイス層１
０Ａを備えたＳＯＩ基板１００が形成される。
【０００９】
【発明が解決しようとする課題】従来のＳＯＩ基板及び
その製造方法は以上のように構成されていたので、シリ
コンデバイス層１０Ａを形成するための化学的、機械的
な研磨工程の際、当該研磨工程を正確に制御するのが困
難であり、シリコンデバイス層１０Ａの厚さが均一にで
きない問題点がある。
その製造方法は以上のように構成されていたので、シリ
コンデバイス層１０Ａを形成するための化学的、機械的
な研磨工程の際、当該研磨工程を正確に制御するのが困
難であり、シリコンデバイス層１０Ａの厚さが均一にで
きない問題点がある。
【００１０】また、上記のようなボンディング方式は製
造工程が複雑で、製造費用が過多に掛かるという問題点
を持っている。
造工程が複雑で、製造費用が過多に掛かるという問題点
を持っている。
【００１１】また、上記のような、ＳＩＭＯＸ方式及び
ボンディング方式は、アクティブ領域を限定するため
に、シリコンデバイス層に別の素子分離膜を形成しなけ
ればならない問題点が存在する。
ボンディング方式は、アクティブ領域を限定するため
に、シリコンデバイス層に別の素子分離膜を形成しなけ
ればならない問題点が存在する。
【００１２】従って、本発明の目的は、シリコンデバイ
ス層に損傷のないＳＯＩ基板及びその製造方法を提供す
ることである。また、本発明の他の目的は、製造工程が
簡略化されたＳＯＩ基板及びその製造方法を提供するこ
とである。また、本発明の他の目的は、ベリド酸化膜
と、素子分離膜を同時に形成し得るＳＯＩ基板及びその
製造方法を提供することである。
ス層に損傷のないＳＯＩ基板及びその製造方法を提供す
ることである。また、本発明の他の目的は、製造工程が
簡略化されたＳＯＩ基板及びその製造方法を提供するこ
とである。また、本発明の他の目的は、ベリド酸化膜
と、素子分離膜を同時に形成し得るＳＯＩ基板及びその
製造方法を提供することである。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載の発明に係るＳＯＩ基板の製造方法
は、シリコン基板にトレンチを形成する工程と、前記シ
リコン基板上面及びトレンチ内側壁に酸化防止膜を形成
する工程と、前記酸化防止膜をマスクして、シリコン基
板を等方性エッチングによりトレンチ底面に溝を形成す
る工程と、前記シリコン基板を酸化して酸化膜と前記酸
化膜によって分離されたシリコンデバイス層を形成する
工程と、前記酸化防止膜を除去する工程と、前記シリコ
ン基板表面を平坦化する工程とを含むことを特徴とす
る。
めに、請求項１記載の発明に係るＳＯＩ基板の製造方法
は、シリコン基板にトレンチを形成する工程と、前記シ
リコン基板上面及びトレンチ内側壁に酸化防止膜を形成
する工程と、前記酸化防止膜をマスクして、シリコン基
板を等方性エッチングによりトレンチ底面に溝を形成す
る工程と、前記シリコン基板を酸化して酸化膜と前記酸
化膜によって分離されたシリコンデバイス層を形成する
工程と、前記酸化防止膜を除去する工程と、前記シリコ
ン基板表面を平坦化する工程とを含むことを特徴とす
る。
【００１４】請求項２記載の発明に係るＳＯＩ基板の製
造方法は、酸化防止膜をシリコン窒化膜にしたことを特
徴とする。
造方法は、酸化防止膜をシリコン窒化膜にしたことを特
徴とする。
【００１５】請求項３記載の発明に係るＳＯＩ基板の製
造方法は、シリコン基板上面及びトレンチ内側壁に酸化
防止膜を形成する工程は、シリコン窒化膜をトレンチが
形成されるシリコン基板上部に蒸着する工程と、前記ト
レンチ下部のシリコン窒化膜が露出されるように前記シ
リコン窒化膜上部にフォトレジストパターンを形成する
工程と、前記フォトレジストパターンを用いてシリコン
窒化膜をパターニングする工程と、前記フォトレジスト
パターンを除去する工程とを含むことを特徴とする。
造方法は、シリコン基板上面及びトレンチ内側壁に酸化
防止膜を形成する工程は、シリコン窒化膜をトレンチが
形成されるシリコン基板上部に蒸着する工程と、前記ト
レンチ下部のシリコン窒化膜が露出されるように前記シ
リコン窒化膜上部にフォトレジストパターンを形成する
工程と、前記フォトレジストパターンを用いてシリコン
窒化膜をパターニングする工程と、前記フォトレジスト
パターンを除去する工程とを含むことを特徴とする。
【００１６】請求項４記載の発明に係るＳＯＩ基板の製
造方法は、シリコン窒化膜を蒸着する前にＰＡＤ酸化膜
を形成する工程をさらに含むことを特徴とする。
造方法は、シリコン窒化膜を蒸着する前にＰＡＤ酸化膜
を形成する工程をさらに含むことを特徴とする。
【００１７】請求項５記載の発明に係るＳＯＩ基板の製
造方法は、溝を形成する工程と、酸化する工程との間に
溝内部にポリシリコン層を形成する工程とをさらに含む
ことを特徴とする。
造方法は、溝を形成する工程と、酸化する工程との間に
溝内部にポリシリコン層を形成する工程とをさらに含む
ことを特徴とする。
【００１８】請求項６記載の発明に係るＳＯＩ基板の製
造方法は、溝を形成する工程と、熱酸化する工程との間
に溝内部に酸素イオンを注入する工程とをさらに含むこ
とを特徴とする。
造方法は、溝を形成する工程と、熱酸化する工程との間
に溝内部に酸素イオンを注入する工程とをさらに含むこ
とを特徴とする。
【００１９】請求項７記載の発明に係るＳＯＩ基板の製
造方法は、シリコン基板表面を平坦化する工程で、酸化
膜表面が露出されるように平坦化することを特徴とす
る。
造方法は、シリコン基板表面を平坦化する工程で、酸化
膜表面が露出されるように平坦化することを特徴とす
る。
【００２０】請求項８記載の発明に係るＳＯＩ基板の製
造方法は、シリコン基板は化学的、機械的な研磨方式で
平坦化することを特徴とする。
造方法は、シリコン基板は化学的、機械的な研磨方式で
平坦化することを特徴とする。
【００２１】請求項９記載の発明に係るＳＯＩ基板の製
造方法は、シリコン基板はエッチバックによって平坦化
することを特徴とする。
造方法は、シリコン基板はエッチバックによって平坦化
することを特徴とする。
【００２２】請求項１０記載の発明に係るＳＯＩ基板の
製造方法は、酸化膜中、トレンチ内に形成される部分は
素子分離膜の役割をすることを特徴とする。
製造方法は、酸化膜中、トレンチ内に形成される部分は
素子分離膜の役割をすることを特徴とする。
【００２３】請求項１１記載の発明に係るＳＯＩ基板の
製造方法は、酸化膜中、シリコンデバイス層の下部のシ
リコン基板に形成される部分はベリド酸化膜の役割をす
ることを特徴とする。
製造方法は、酸化膜中、シリコンデバイス層の下部のシ
リコン基板に形成される部分はベリド酸化膜の役割をす
ることを特徴とする。
【００２４】請求項１２記載の発明に係るＳＯＩ基板
は、シリコン基板と、該シリコン基板上部に形成された
シリコンデバイス層と、前記シリコン基板上部に形成さ
れて、前記シリコン基板からシリコンデバイス層を分離
し、前記シリコンデバイス層と同一の平面の絶縁膜を含
むことを特徴とする。
は、シリコン基板と、該シリコン基板上部に形成された
シリコンデバイス層と、前記シリコン基板上部に形成さ
れて、前記シリコン基板からシリコンデバイス層を分離
し、前記シリコンデバイス層と同一の平面の絶縁膜を含
むことを特徴とする。
【００２５】請求項１３記載の発明に係るＳＯＩ基板
は、絶縁膜が酸化膜であることを特徴とする。
は、絶縁膜が酸化膜であることを特徴とする。
【００２６】請求項１４記載の発明に係るＳＯＩ基板
は、絶縁膜の中で、シリコンデバイス層の両側に形成さ
れた部分がＳＯＩ基板の素子分離膜の役割をすることを
特徴とする。
は、絶縁膜の中で、シリコンデバイス層の両側に形成さ
れた部分がＳＯＩ基板の素子分離膜の役割をすることを
特徴とする。
【００２７】請求項１５記載の発明に係るＳＯＩ基板
は、絶縁膜の中で、シリコンデバイス層の底面部分はＳ
ＯＩ基板のベリド酸化膜の役割をすることを特徴とす
る。
は、絶縁膜の中で、シリコンデバイス層の底面部分はＳ
ＯＩ基板のベリド酸化膜の役割をすることを特徴とす
る。
【００２８】
【発明の実施の形態】以下、本発明のＳＯＩ基板及びそ
の製造方法の実施の一形態について図面を参照しながら
より詳しく説明する。先ず、図１に示すように、不純物
がドーピングされたシリコン基板２０の素子分離予定領
域を異方性エッチングして、トレンチＴが形成される。
の製造方法の実施の一形態について図面を参照しながら
より詳しく説明する。先ず、図１に示すように、不純物
がドーピングされたシリコン基板２０の素子分離予定領
域を異方性エッチングして、トレンチＴが形成される。
【００２９】続けて、図２に示されたように、シリコン
室化膜２１はトレンチＴが形成されたシリコン基板２０
表面に所定厚さで蒸着される。フォトレジストパターン
２２は、トレンチＴ底面上部のシリコン窒化膜２１が露
出されるように公知のフォトリソグラフィー法によって
形成される。ここで、シリコン基板２０とシリコン窒化
膜２１の熱膨張係数差によるストレスを減少させるため
に、ＰＡＤ酸化膜（図示せず）が、シリコン基板２０と
シリコン窒化膜２１間に形成される。
室化膜２１はトレンチＴが形成されたシリコン基板２０
表面に所定厚さで蒸着される。フォトレジストパターン
２２は、トレンチＴ底面上部のシリコン窒化膜２１が露
出されるように公知のフォトリソグラフィー法によって
形成される。ここで、シリコン基板２０とシリコン窒化
膜２１の熱膨張係数差によるストレスを減少させるため
に、ＰＡＤ酸化膜（図示せず）が、シリコン基板２０と
シリコン窒化膜２１間に形成される。
【００３０】シリコン窒化膜２１はフォトレジストパタ
ーン２２によってシリコン基板２０の上部及びトレンチ
Ｔの両側壁のみに存在するようにエッチングされて、フ
ォトレジストパターン２２は除去されて、図３に示すよ
うにトレンチＴ底面のシリコン基板２０が露出される。
ーン２２によってシリコン基板２０の上部及びトレンチ
Ｔの両側壁のみに存在するようにエッチングされて、フ
ォトレジストパターン２２は除去されて、図３に示すよ
うにトレンチＴ底面のシリコン基板２０が露出される。
【００３１】図４に示すように、露出されたシリコン基
板２０は、窒化膜２１をマスクにして等方性エッチング
されて、溝Ｈが形成される。ここで、露出されたシリコ
ン基板２０は隣接するトレンチとの間隔を狭くさせるた
め、等方性によって、側面へエッチングされる。
板２０は、窒化膜２１をマスクにして等方性エッチング
されて、溝Ｈが形成される。ここで、露出されたシリコ
ン基板２０は隣接するトレンチとの間隔を狭くさせるた
め、等方性によって、側面へエッチングされる。
【００３２】その後、図５を参照して、シリコン基板２
０は熱酸化され、酸化膜２３によってアイソレーション
されるシリコンディバイス層２０Ａが形成される。
０は熱酸化され、酸化膜２３によってアイソレーション
されるシリコンディバイス層２０Ａが形成される。
【００３３】図６に示したように、露出されたシリコン
基板２０は酸化膜２３Ａ表面が露出されるように化学
的、機械的に研磨またはエッチバックされて、平坦化さ
れたＳＯＩ基板３００が形成される。
基板２０は酸化膜２３Ａ表面が露出されるように化学
的、機械的に研磨またはエッチバックされて、平坦化さ
れたＳＯＩ基板３００が形成される。
【００３４】従って、酸化膜２３Ａと酸化膜２３Ｂによ
って分離されたシリコンデバイス層２０Ａが形成され
る。この際、酸化膜２３の中、トレンチ領域に形成され
た部分２３Ａ、即ち、隣接するシリコンデバイス層間の
部分の酸化膜２３Ａは素子分離用のフィールド酸化膜と
して作用して、シリコン基板２０の内部に形成される部
分の酸化膜２３Ｂ、即ち、シリコンデバイス層２０Ａ下
部の酸化膜２３Ｂはベリド酸化膜として作用する。よっ
て、フィールド酸化膜とベリド酸化膜が同時に形成され
る。
って分離されたシリコンデバイス層２０Ａが形成され
る。この際、酸化膜２３の中、トレンチ領域に形成され
た部分２３Ａ、即ち、隣接するシリコンデバイス層間の
部分の酸化膜２３Ａは素子分離用のフィールド酸化膜と
して作用して、シリコン基板２０の内部に形成される部
分の酸化膜２３Ｂ、即ち、シリコンデバイス層２０Ａ下
部の酸化膜２３Ｂはベリド酸化膜として作用する。よっ
て、フィールド酸化膜とベリド酸化膜が同時に形成され
る。
【００３５】図７は、フィールド酸化を促進させるため
の他の実施例として、熱酸化工程の以前の工程に、ポリ
シリコン層３０はトレンチＴ底面の溝Ｈ内に形成され
る。この際、ポリシリコン層３０は熱酸化工程の際、シ
リコン提供層として用いられ、酸化膜２３はシリコン基
板の表面に至る充分な厚さを有する。
の他の実施例として、熱酸化工程の以前の工程に、ポリ
シリコン層３０はトレンチＴ底面の溝Ｈ内に形成され
る。この際、ポリシリコン層３０は熱酸化工程の際、シ
リコン提供層として用いられ、酸化膜２３はシリコン基
板の表面に至る充分な厚さを有する。
【００３６】また、図８のように、本発明の他の実施例
として、熱酸化工程の以前に、酸素イオンＯ2 をトレン
チの底面の溝Ｈ内にイオン注入し、熱酸化工程を促進さ
せ得る。
として、熱酸化工程の以前に、酸素イオンＯ2 をトレン
チの底面の溝Ｈ内にイオン注入し、熱酸化工程を促進さ
せ得る。
【００３７】以上、詳細に説明したように、シリコン基
板の所定部分にトレンチを形成した後、フィールド酸化
膜とベリド酸化膜が熱酸化工程によって同時に形成され
て、シリコン基板表面は化学的、機械的に研磨またはエ
ッチバック工程によって平坦化され、ＳＯＩ基板が形成
される。以上、本発明の実施の形態例について説明した
が、本明細書に記載した特許請求の範囲を逸脱すること
なく、当業者は種々の変更を加え得ることは勿論であ
る。
板の所定部分にトレンチを形成した後、フィールド酸化
膜とベリド酸化膜が熱酸化工程によって同時に形成され
て、シリコン基板表面は化学的、機械的に研磨またはエ
ッチバック工程によって平坦化され、ＳＯＩ基板が形成
される。以上、本発明の実施の形態例について説明した
が、本明細書に記載した特許請求の範囲を逸脱すること
なく、当業者は種々の変更を加え得ることは勿論であ
る。
【００３８】
【発明の効果】従って、本発明によれば、イオン注入に
よってＳＯＩ基板の表面に損傷が発生しないで、製造工
程を単純化できる効果がある。
よってＳＯＩ基板の表面に損傷が発生しないで、製造工
程を単純化できる効果がある。
【図１】本発明の実施の形態例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図２】本発明の実施の形態例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図３】本発明の実施の形態例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図４】本発明の実施の形態例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図５】本発明の実施の形態例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図６】本発明の実施の形態例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図７】本発明の他の実施の形態例によるシリコン基板
の断面図である。
の断面図である。
【図８】本発明の他の実施の形態例を説明するためのシ
リコン基板の断面図である。
リコン基板の断面図である。
【図９】（Ａ）〜（Ｃ）は、従来のＳＩＭＯＸ方式によ
るＳＯＩ基板の製造方法を説明するための断面図であ
る。
るＳＯＩ基板の製造方法を説明するための断面図であ
る。
【図１０】（Ａ）〜（Ｃ）は、従来のボンディング方式
によるＳＯＩ基板の製造方法を説明するための断面図で
ある。
によるＳＯＩ基板の製造方法を説明するための断面図で
ある。
２０ シリコン基板 ２１ シリコン窒化膜 ２０Ａ デバイス層 ２２ フォトレジストパターン ２３Ａ、２３Ｂ 酸化膜 ３０ ポリシリコン層 Ｔ トレンチ Ｈ 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尹 漢 ▲ソプ▼ 大韓民國 京畿道 利川市 利川邑 葛山 里 現代アパート 203−904
Claims (15)
- 【請求項１】 シリコン基板にトレンチを形成する工程
と、 前記シリコン基板上面及びトレンチ内側壁に酸化防止膜
を形成する工程と、 前記酸化防止膜をマスクして、シリコン基板を等方性エ
ッチングによりトレンチ底面に溝を形成する工程と、 前記シリコン基板を酸化して酸化膜と前記酸化膜によっ
て分離されたシリコンデバイス層を形成する工程と、 前記酸化防止膜を除去する工程と、 前記シリコン基板表面を平坦化する工程とを含むことを
特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 前記酸化防止膜はシリコン窒化膜である
ことを特徴とするＳＯＩ基板の製造方法。 - 【請求項３】 前記シリコン基板上面及びトレンチ内側
壁に酸化防止膜を形成する工程は、 前記シリコン窒化膜をトレンチが形成されるシリコン基
板上部に蒸着する工程と、 前記トレンチ下部のシリコン窒化膜が露出されるように
前記シリコン窒化膜上部にフォトレジストパターンを形
成する工程と、 前記フォトレジストパターンを用いてシリコン窒化膜を
パターニングする工程と、 前記フォトレジストパターンを除去する工程とを含むこ
とを特徴とする請求項２記載のＳＯＩ基板の製造方法。 - 【請求項４】 前記シリコン窒化膜を蒸着する前にＰＡ
Ｄ酸化膜を形成する工程をさらに含むことを特徴とする
請求項３記載のＳＯＩ基板の製造方法。 - 【請求項５】 前記溝を形成する工程と、酸化する工程
との間に溝内部にポリシリコン層を形成する工程とをさ
らに含むことを特徴とする請求項１記載のＳＯＩ基板の
製造方法。 - 【請求項６】 前記溝を形成する工程と、熱酸化する工
程との間に溝内部に酸素イオンを注入する工程とをさら
に含むことを特徴とする請求項１記載のＳＯＩ基板の製
造方法。 - 【請求項７】 前記シリコン基板表面を平坦化する工程
で、前記酸化膜表面が露出されるように平坦化すること
を特徴とする請求項１記載のＳＯＩ基板の製造方法。 - 【請求項８】 前記シリコン基板は化学的、機械的な研
磨方式で平坦化することを特徴とする請求項１記載のＳ
ＯＩ基板の製造方法。 - 【請求項９】 前記シリコン基板はエッチバックによっ
て平坦化することを特徴とする請求項１記載のＳＯＩ基
板の製造方法。 - 【請求項１０】 前記酸化膜中前記トレンチ内に形成さ
れる部分は素子分離膜の役割をすることを特徴とする請
求項１記載のＳＯＩ基板の製造方法。 - 【請求項１１】 前記酸化膜中前記シリコンデバイス層
の下部のシリコン基板に形成される部分はベリド酸化膜
の役割をすることを特徴とする請求項１記載のＳＯＩ基
板の製造方法。 - 【請求項１２】 シリコン基板と、 シリコン基板上部に形成されたシリコンデバイス層と、 前記シリコン基板上部に形成されて、前記シリコン基板
からシリコンデバイス層を分離し、前記シリコンデバイ
ス層と同一の平面の絶縁膜を含むことを特徴とするＳＯ
Ｉ基板。 - 【請求項１３】 前記絶縁膜は、酸化膜であることを特
徴とする請求項１２記載のＳＯＩ基板。 - 【請求項１４】 前記絶縁膜の中で、シリコンデバイス
層の両側に形成された部分が前記ＳＯＩ基板の素子分離
膜の役割をすることを特徴とする請求項１２記載のＳＯ
Ｉ基板。 - 【請求項１５】 前記絶縁膜の中で、シリコンデバイス
層の底面部分は前記ＳＯＩ基板のベリド酸化膜の役割を
することを特徴とする請求項１２記載のＳＯＩ基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19950069459 | 1995-12-30 | ||
| KR1995P69459 | 1995-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1027894A true JPH1027894A (ja) | 1998-01-27 |
| JP3120275B2 JP3120275B2 (ja) | 2000-12-25 |
Family
ID=19448457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08356109A Expired - Fee Related JP3120275B2 (ja) | 1995-12-30 | 1996-12-25 | Ｓｏｉ基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5907783A (ja) |
| JP (1) | JP3120275B2 (ja) |
| CN (1) | CN1075242C (ja) |
| DE (1) | DE19654301B4 (ja) |
| GB (1) | GB2309585B (ja) |
| TW (1) | TW309647B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300062A (ja) * | 2006-04-28 | 2007-11-15 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW358236B (en) * | 1997-12-19 | 1999-05-11 | Nanya Technology Corp | Improved local silicon oxidization method in the manufacture of semiconductor isolation |
| EP1049155A1 (en) * | 1999-04-29 | 2000-11-02 | STMicroelectronics S.r.l. | Process for manufacturing a SOI wafer with buried oxide regions without cusps |
| KR100356577B1 (ko) | 2000-03-30 | 2002-10-18 | 삼성전자 주식회사 | 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티 |
| US7294536B2 (en) * | 2000-07-25 | 2007-11-13 | Stmicroelectronics S.R.L. | Process for manufacturing an SOI wafer by annealing and oxidation of buried channels |
| CN100432721C (zh) * | 2001-02-02 | 2008-11-12 | 英特尔公司 | 提供光学质量硅表面的方法 |
| US6818559B2 (en) * | 2001-03-21 | 2004-11-16 | Intel Corporation | Method of fabrication to sharpen corners of Y-branches in integrated optical components and other micro-devices |
| US6551937B2 (en) * | 2001-08-23 | 2003-04-22 | Institute Of Microelectronics | Process for device using partial SOI |
| KR100545183B1 (ko) * | 2003-12-27 | 2006-01-24 | 동부아남반도체 주식회사 | 플래시 셀 내의 자기 정렬 소자 분리막 구조 및 그 형성방법 |
| US7115463B2 (en) * | 2004-08-20 | 2006-10-03 | International Business Machines Corporation | Patterning SOI with silicon mask to create box at different depths |
| US7666735B1 (en) | 2005-02-10 | 2010-02-23 | Advanced Micro Devices, Inc. | Method for forming semiconductor devices with active silicon height variation |
| IT1397603B1 (it) * | 2009-12-21 | 2013-01-16 | St Microelectronics Srl | Trincee di isolamento per strati semiconduttori. |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483783A (en) * | 1977-12-16 | 1979-07-04 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS59188938A (ja) * | 1983-04-12 | 1984-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6068628A (ja) * | 1983-09-26 | 1985-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62101034A (ja) * | 1985-10-28 | 1987-05-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体基板表面の突起を除去する方法 |
| JPH0239434A (ja) * | 1988-07-28 | 1990-02-08 | Sharp Corp | 半導体装置の製造方法 |
| JPH0536680A (ja) * | 1991-07-26 | 1993-02-12 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH05267661A (ja) * | 1992-03-23 | 1993-10-15 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH07321194A (ja) * | 1993-11-23 | 1995-12-08 | Hyundai Electron Ind Co Ltd | 半導体装置の素子分離層の形成方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028387B2 (ja) * | 1979-07-12 | 1985-07-04 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US4361600A (en) * | 1981-11-12 | 1982-11-30 | General Electric Company | Method of making integrated circuits |
| US4502913A (en) * | 1982-06-30 | 1985-03-05 | International Business Machines Corporation | Total dielectric isolation for integrated circuits |
| US4604162A (en) * | 1983-06-13 | 1986-08-05 | Ncr Corporation | Formation and planarization of silicon-on-insulator structures |
| US4615746A (en) * | 1983-09-29 | 1986-10-07 | Kenji Kawakita | Method of forming isolated island regions in a semiconductor substrate by selective etching and oxidation and devices formed therefrom |
| FR2554638A1 (fr) * | 1983-11-04 | 1985-05-10 | Efcis | Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat |
| JPS61125039A (ja) * | 1984-11-21 | 1986-06-12 | Nec Corp | 半導体装置の製造方法 |
| US4685198A (en) * | 1985-07-25 | 1987-08-11 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing isolated semiconductor devices |
| US4700454A (en) * | 1985-11-04 | 1987-10-20 | Intel Corporation | Process for forming MOS transistor with buried oxide regions for insulation |
| JPH0779133B2 (ja) * | 1986-06-12 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5343067A (en) * | 1987-02-26 | 1994-08-30 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| US5212397A (en) * | 1990-08-13 | 1993-05-18 | Motorola, Inc. | BiCMOS device having an SOI substrate and process for making the same |
| JPH0775244B2 (ja) * | 1990-11-16 | 1995-08-09 | 信越半導体株式会社 | 誘電体分離基板及びその製造方法 |
| EP0525256A1 (en) * | 1991-07-25 | 1993-02-03 | Motorola, Inc. | Method of fabricating isolated device regions |
| DE69231803T2 (de) * | 1991-10-14 | 2001-12-06 | Denso Corp., Kariya | Verfahren zur Herstellung einer Halbleiteranordnung |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5270265A (en) * | 1992-09-01 | 1993-12-14 | Harris Corporation | Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure |
| EP0603106A2 (en) * | 1992-12-16 | 1994-06-22 | International Business Machines Corporation | Method to reduce stress from trench structure on SOI wafer |
| JPH06268054A (ja) * | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体装置 |
| US5344524A (en) * | 1993-06-30 | 1994-09-06 | Honeywell Inc. | SOI substrate fabrication |
-
1996
- 1996-12-19 TW TW085115678A patent/TW309647B/zh not_active IP Right Cessation
- 1996-12-24 DE DE19654301A patent/DE19654301B4/de not_active Expired - Fee Related
- 1996-12-25 JP JP08356109A patent/JP3120275B2/ja not_active Expired - Fee Related
- 1996-12-26 US US08/773,163 patent/US5907783A/en not_active Expired - Lifetime
- 1996-12-27 GB GB9626976A patent/GB2309585B/en not_active Expired - Fee Related
- 1996-12-30 CN CN96123935A patent/CN1075242C/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483783A (en) * | 1977-12-16 | 1979-07-04 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS59188938A (ja) * | 1983-04-12 | 1984-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6068628A (ja) * | 1983-09-26 | 1985-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62101034A (ja) * | 1985-10-28 | 1987-05-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体基板表面の突起を除去する方法 |
| JPH0239434A (ja) * | 1988-07-28 | 1990-02-08 | Sharp Corp | 半導体装置の製造方法 |
| JPH0536680A (ja) * | 1991-07-26 | 1993-02-12 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH05267661A (ja) * | 1992-03-23 | 1993-10-15 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH07321194A (ja) * | 1993-11-23 | 1995-12-08 | Hyundai Electron Ind Co Ltd | 半導体装置の素子分離層の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300062A (ja) * | 2006-04-28 | 2007-11-15 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120275B2 (ja) | 2000-12-25 |
| GB2309585A (en) | 1997-07-30 |
| CN1162835A (zh) | 1997-10-22 |
| DE19654301B4 (de) | 2005-03-03 |
| DE19654301A1 (de) | 1997-07-03 |
| TW309647B (ja) | 1997-07-01 |
| CN1075242C (zh) | 2001-11-21 |
| US5907783A (en) | 1999-05-25 |
| GB2309585B (en) | 2000-10-25 |
| GB9626976D0 (en) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4426789B2 (ja) | Ｓｏｉｍｏｓｆｅｔデバイスおよびその製造方法 | |
| US7018873B2 (en) | Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate | |
| US7199451B2 (en) | Growing [110] silicon on [001]-oriented substrate with rare-earth oxide buffer film | |
| JPH08213494A (ja) | 半導体装置およびその製造方法 | |
| JP3120275B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2799254B2 (ja) | 半導体装置の製造方法 | |
| JPH11274290A (ja) | 半導体素子の製造方法 | |
| JPH10107139A (ja) | 浅いトレンチ分離法を用いて製造された半導体装置及びその製造方法 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP2618873B2 (ja) | 半導体装置の製造方法 | |
| KR100312656B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2005286141A (ja) | 半導体装置の製造方法 | |
| JP3434272B2 (ja) | 半導体素子の製造方法 | |
| JP2731308B2 (ja) | 半導体装置の製造方法 | |
| JPH1197522A (ja) | 誘電体分離基板およびその製造方法 | |
| JP2002118262A (ja) | 半導体装置及びその製造方法 | |
| JP2841524B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH0496348A (ja) | 完全誘電体分離基板の製造方法 | |
| JPH08107192A (ja) | 半導体装置の製造方法 | |
| JP2005333060A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10163313A (ja) | 半導体装置の製造方法 | |
| JP2000091418A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |