JPH07326841A - 基板番号標記方法 - Google Patents
基板番号標記方法Info
- Publication number
- JPH07326841A JPH07326841A JP14108594A JP14108594A JPH07326841A JP H07326841 A JPH07326841 A JP H07326841A JP 14108594 A JP14108594 A JP 14108594A JP 14108594 A JP14108594 A JP 14108594A JP H07326841 A JPH07326841 A JP H07326841A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- board
- connection terminals
- region
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000006071 cream Substances 0.000 description 2
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【構成】 回路基板上に、回路を構成するために使用す
る第１接続端子群及び番号の標記に使用するための文字
表示パターンを構成するする第２接続端子群を形成し、
プログラム制御される回路素子配置手段により、第１接
続端子に回路素子を配置し、第２接続端子群の上記文字
表示パターン上に所望番号を標記するように回路素子を
配置し、基板の第１及び第２接続端子と回路素子とを電
気的に接続する。 【効果】 回路素子配置装置の制御プログラムを修正す
ることで、基板番号の変更に対応できるので、新たな番
号のラベルの貼付等の手作業による製造効率の低下を回
避することができる。
る第１接続端子群及び番号の標記に使用するための文字
表示パターンを構成するする第２接続端子群を形成し、
プログラム制御される回路素子配置手段により、第１接
続端子に回路素子を配置し、第２接続端子群の上記文字
表示パターン上に所望番号を標記するように回路素子を
配置し、基板の第１及び第２接続端子と回路素子とを電
気的に接続する。 【効果】 回路素子配置装置の制御プログラムを修正す
ることで、基板番号の変更に対応できるので、新たな番
号のラベルの貼付等の手作業による製造効率の低下を回
避することができる。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板上に基板を識
別するための英数字から成る番号を標記する基板番号標
記方法に関する。
別するための英数字から成る番号を標記する基板番号標
記方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】通常、
回路基板上には、製造上の管理のためにその基板番号が
シルク印刷等に標記されている。更に回路基板上には、
それが製造された製造ロットを識別するためのロット番
号が標記される場合がある。製造ロット番号は、ロット
毎に変化していくので、基板番号のように印刷にはよら
ず、各製造ロット番号を印刷したラベルを各基板に貼付
するか、又は製造ロット番号をスタンプで印刷してい
る。また、回路基板の基板番号が変更された場合には、
通常は、新たに基板番号を印刷し直すことはせずに、新
しい番号を印刷したラベルを貼付している。この様な基
板を識別するための番号の変更に対応するためのラベル
の貼付及びスタンプによる印刷は手作業で行われるの
で、製造工程の効率を低下させる。
回路基板上には、製造上の管理のためにその基板番号が
シルク印刷等に標記されている。更に回路基板上には、
それが製造された製造ロットを識別するためのロット番
号が標記される場合がある。製造ロット番号は、ロット
毎に変化していくので、基板番号のように印刷にはよら
ず、各製造ロット番号を印刷したラベルを各基板に貼付
するか、又は製造ロット番号をスタンプで印刷してい
る。また、回路基板の基板番号が変更された場合には、
通常は、新たに基板番号を印刷し直すことはせずに、新
しい番号を印刷したラベルを貼付している。この様な基
板を識別するための番号の変更に対応するためのラベル
の貼付及びスタンプによる印刷は手作業で行われるの
で、製造工程の効率を低下させる。
【０００３】したがって、本発明の目的は、回路基板上
の番号の変更に柔軟に対応でき、製造工程の効率低下を
招くことのない基板番号標記方法の提供にある。
の番号の変更に柔軟に対応でき、製造工程の効率低下を
招くことのない基板番号標記方法の提供にある。
【０００４】
【課題を解決するための手段及び作用】本発明の基板番
号標記方法では、回路基板上に、回路を構成するために
使用する第１接続端子群及び番号の標記に使用するため
の文字表示パターンを構成するする第２接続端子群を形
成し、プログラム制御される回路素子配置手段により、
第１接続端子に回路素子を配置し、第２接続端子群の上
記文字表示パターン上に所望番号を標記するように回路
素子を配置し、基板の第１及び第２接続端子と回路素子
とを電気的に接続する。この方法によれば、回路素子配
置装置の制御プログラムを修正することで、基板番号の
変更に対応できるので、新たな番号のラベルの貼付等の
手作業による製造効率の低下を回避することができる。
号標記方法では、回路基板上に、回路を構成するために
使用する第１接続端子群及び番号の標記に使用するため
の文字表示パターンを構成するする第２接続端子群を形
成し、プログラム制御される回路素子配置手段により、
第１接続端子に回路素子を配置し、第２接続端子群の上
記文字表示パターン上に所望番号を標記するように回路
素子を配置し、基板の第１及び第２接続端子と回路素子
とを電気的に接続する。この方法によれば、回路素子配
置装置の制御プログラムを修正することで、基板番号の
変更に対応できるので、新たな番号のラベルの貼付等の
手作業による製造効率の低下を回避することができる。
【０００５】
【実施例】図１は、本発明の基板番号標記方法の手順を
ブロックで表す流れ図であり、図２はこの方法を適用す
る回路基板１０を示す簡略図である。基板１０は、所定
回路を構成する回路素子が配置される回路領域１２と、
基板番号が標記される番号領域１４とを有する。広く使
用されている表面実装技術又はスルーホール配線技術に
より、回路領域１２には、回路素子を接続するための複
数の接続端子が形成される。表面実装技術の場合、接続
端子は接触パッドとして形成され、接触パッド上には後
で回路素子を接続するためにクリームはんだが塗布され
る。また、スルーホール配線技術の場合は、接続端子は
スルーホールとして形成される。
ブロックで表す流れ図であり、図２はこの方法を適用す
る回路基板１０を示す簡略図である。基板１０は、所定
回路を構成する回路素子が配置される回路領域１２と、
基板番号が標記される番号領域１４とを有する。広く使
用されている表面実装技術又はスルーホール配線技術に
より、回路領域１２には、回路素子を接続するための複
数の接続端子が形成される。表面実装技術の場合、接続
端子は接触パッドとして形成され、接触パッド上には後
で回路素子を接続するためにクリームはんだが塗布され
る。また、スルーホール配線技術の場合は、接続端子は
スルーホールとして形成される。
【０００６】回路領域１２に回路用接続端子を形成する
と同時に、番号領域１４には番号標記用接続端子が形成
される（ブロック１００）。図３は、表面実装技術を採
用した基板１０の番号領域１４に形成された複数の番号
標記用接触パッド（接続端子）１６を示す。これらの接
触パッド１６は７個を１組として、複数の７セグメント
文字表示パターン１８を形成し、４桁分の文字表示パタ
ーンが形成されている。上述の様に、接触パッド上には
クリームはんだが塗布される。図４は、スルーホール配
線技術を採用した基板１０の番号領域１４に形成された
複数の番号標記用スルーホール（接続端子）２０を示
す。これらのスルーホール２０は７対を１組として、各
対のスルーホールが各セグメントに対応する複数の７セ
グメント文字表示パターン２２を形成し、図３と同様に
４桁分の文字表示パターンが形成されている。
と同時に、番号領域１４には番号標記用接続端子が形成
される（ブロック１００）。図３は、表面実装技術を採
用した基板１０の番号領域１４に形成された複数の番号
標記用接触パッド（接続端子）１６を示す。これらの接
触パッド１６は７個を１組として、複数の７セグメント
文字表示パターン１８を形成し、４桁分の文字表示パタ
ーンが形成されている。上述の様に、接触パッド上には
クリームはんだが塗布される。図４は、スルーホール配
線技術を採用した基板１０の番号領域１４に形成された
複数の番号標記用スルーホール（接続端子）２０を示
す。これらのスルーホール２０は７対を１組として、各
対のスルーホールが各セグメントに対応する複数の７セ
グメント文字表示パターン２２を形成し、図３と同様に
４桁分の文字表示パターンが形成されている。
【０００７】チッププレッサ等の回路素子配置装置（図
示せず）は予め作成したプログラムに従ってコンピュー
タ制御され、回路素子基板１０の回路領域１２の回路用
接続端子に回路素子を配置して所望の回路を構成すると
共に、番号領域１４の番号標記用接続端子で構成される
７セグメント文字表示パターンのセグメント上に、選択
的に回路素子を配置して所望の番号を標記する（ブロッ
ク１１０）。図５は、図３の各文字表示パターン１８の
選択したセグメント即ち接触パッド上に回路素子２４を
配置して、番号“１２３４”を標記した状態を示す。図
６は、図４の各文字表示パターン２２の選択したセグメ
ントに対応するスルーホールにリードを挿入することに
より回路素子２６を配置し、番号“１２３４”を標記し
た状態を示す。図５及び図６の各セグメントは、番号標
記用に使用する回路素子の大きさに相当するように、大
きさを予め決定して形成する必要がある。この様な回路
素子としては、安価である抵抗素子を使用することが好
ましく、図５では両端に接触パッドを有するもの、図６
ではリードを有するものを使用する。番号を明瞭に標記
するために、図５では基板１０及び文字表示パターン１
８のセグメントの色と異なり、図６では基板１０の色と
異なることが好ましい。
示せず）は予め作成したプログラムに従ってコンピュー
タ制御され、回路素子基板１０の回路領域１２の回路用
接続端子に回路素子を配置して所望の回路を構成すると
共に、番号領域１４の番号標記用接続端子で構成される
７セグメント文字表示パターンのセグメント上に、選択
的に回路素子を配置して所望の番号を標記する（ブロッ
ク１１０）。図５は、図３の各文字表示パターン１８の
選択したセグメント即ち接触パッド上に回路素子２４を
配置して、番号“１２３４”を標記した状態を示す。図
６は、図４の各文字表示パターン２２の選択したセグメ
ントに対応するスルーホールにリードを挿入することに
より回路素子２６を配置し、番号“１２３４”を標記し
た状態を示す。図５及び図６の各セグメントは、番号標
記用に使用する回路素子の大きさに相当するように、大
きさを予め決定して形成する必要がある。この様な回路
素子としては、安価である抵抗素子を使用することが好
ましく、図５では両端に接触パッドを有するもの、図６
ではリードを有するものを使用する。番号を明瞭に標記
するために、図５では基板１０及び文字表示パターン１
８のセグメントの色と異なり、図６では基板１０の色と
異なることが好ましい。
【０００８】次に、基板１０の回路領域１２及び番号領
域１４に配置された回路素子を基板１０上の接続端子
に、電気的且つ固定的に接続することにより、回路素子
の実装及び基板番号の標記の処理が同時に完了する。
（ブロック１２０）。図５及び６の場合は、夫々リフロ
ーソルダ及びフローソルダ技術を使用して、この様な電
気的接続を行うことは当業者には周知である。
域１４に配置された回路素子を基板１０上の接続端子
に、電気的且つ固定的に接続することにより、回路素子
の実装及び基板番号の標記の処理が同時に完了する。
（ブロック１２０）。図５及び６の場合は、夫々リフロ
ーソルダ及びフローソルダ技術を使用して、この様な電
気的接続を行うことは当業者には周知である。
【０００９】基板番号に変更があった場合は、それに応
じて回路素子配置装置を制御するプログラムを修正する
ことにより、新たな基板番号を標記することができる。
じて回路素子配置装置を制御するプログラムを修正する
ことにより、新たな基板番号を標記することができる。
【００１０】以上、本発明の一実施例について説明した
が、発明の主旨を逸脱することなく、種々の変更が可能
であることは当業者には明かである。例えば、上述では
番号を標記するために７セグメント文字表示パターンを
使用したが、図７に示す様な１６セグメント文字表示パ
ターンを使用すれば、更に多様な標記ができる。
が、発明の主旨を逸脱することなく、種々の変更が可能
であることは当業者には明かである。例えば、上述では
番号を標記するために７セグメント文字表示パターンを
使用したが、図７に示す様な１６セグメント文字表示パ
ターンを使用すれば、更に多様な標記ができる。
【００１１】
【発明の効果】本発明の基板番号標記方法によれば、回
路素子配置装置の制御プログラムを修正することで、基
板番号の変更に対応できるので、新たな番号のラベルの
貼付等の手作業による製造効率の低下を回避することが
できる。
路素子配置装置の制御プログラムを修正することで、基
板番号の変更に対応できるので、新たな番号のラベルの
貼付等の手作業による製造効率の低下を回避することが
できる。
【図１】本発明の基板番号標記方法の手順を示す流れ
図。
図。
【図２】本発明の方法を適用する基板を示す線図。
【図３】本発明に用いる番号標記用接触パッドを示す線
図。
図。
【図４】本発明に用いる番号標記用スルーホールを示す
線図。
線図。
【図５】図３の接触パッド上に番号標記用回路素子を配
置した状態を示す線図。
置した状態を示す線図。
【図６】図４のスルーホールに番号標記用回路素子を配
置した状態を示す線図。
置した状態を示す線図。
【図７】本発明に用いる他の文字表示パターンを示す線
図。
図。
１０ 回路基板 １６、２０ 第２接続端子 １８、２２ 文字表示パターン ２４、２６ 回路素子
Claims (1)
- 【請求項１】 回路基板上に、回路を構成するために使
用する第１接続端子群及び基板番号の標記に使用するた
めの文字表示パターンを構成する第２接続端子群を形成
し、 プログラム制御される回路素子配置手段により、上記第
１接続端子に回路素子を配置すると共に、上記第２接続
端子群の上記文字表示パターン上に所望番号を標記する
ように回路素子を配置し、 上記基板の上記第１及び第２接続端子と上記回路素子と
を電気的に接続することを特徴とする基板番号標記方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14108594A JPH07326841A (ja) | 1994-05-30 | 1994-05-30 | 基板番号標記方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14108594A JPH07326841A (ja) | 1994-05-30 | 1994-05-30 | 基板番号標記方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326841A true JPH07326841A (ja) | 1995-12-12 |
Family
ID=15283863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14108594A Pending JPH07326841A (ja) | 1994-05-30 | 1994-05-30 | 基板番号標記方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07326841A (ja) |
-
1994
- 1994-05-30 JP JP14108594A patent/JPH07326841A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970066685A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH07326841A (ja) | 基板番号標記方法 | |
| US6268616B1 (en) | Electrical wiring board and method for identifying same | |
| JPH05183242A (ja) | プリント配線板 | |
| JPH0513899A (ja) | プリント基板 | |
| JP3380075B2 (ja) | 実装検査データ作成方法 | |
| JPS6350861Y2 (ja) | ||
| JPH0138921Y2 (ja) | ||
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JP2004327600A (ja) | プリント基板およびプリント基板の識別方法 | |
| JPS59154091A (ja) | マルチワイヤ配線板 | |
| JP3029320U (ja) | 基板補修用型板 | |
| JPH02262390A (ja) | プリント配線板 | |
| KR100419085B1 (ko) | 탭아이씨실장체 | |
| JP2003152312A (ja) | 表示部品 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
| JPH0623013Y2 (ja) | プリント基板 | |
| JPS60186086A (ja) | プリント配線板 | |
| JPH04225545A (ja) | 表面実装形集積回路 | |
| JPH04196386A (ja) | プリント基板の製造方法 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPH0547861A (ja) | チツプオンボードチエツカー | |
| JPH0548233A (ja) | プリント板 | |
| JPH1168266A (ja) | プリント基板及びプリント基板のマーキング方式 | |
| JPH0587876A (ja) | 電子部品の評価試験用プリント基板及びそれを用いた試験方法 |