JPH0732976U - 厚膜回路基板 - Google Patents

Abstract

(57)【要約】 【目的】 高密度化が達成され、且つその接合信頼性が
向上する厚膜回路基板を提供する。 【構成】 絶縁基板２の両主面に配線パターン３、４を
有し、該両配線パターン３、４をランド電極５ｂ、５ｃ
を有する導通スルーホール５によって接続するととも
に、前記配線パターン３、４に表面実装可能な電子部品
６の端子電極６ｂ、６ｃを半田接合して成る厚膜回路基
板１において、前記電子部品６の端子電極６ｂ、６ｃが
導通スルーホール５のランド電極５ｂ、５ｃ上に載置さ
れ、半田Ｓ接合されている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、セラミック、耐熱性ガラスエポキシ基板の両主面に配置パターンを 有する回路基板上に、表面実装可能な電子部品を配置した厚膜回路基板に関する ものである。

【０００２】

【従来の技術】

厚膜回路基板上に電子部品を搭載する場合、電子部品は、該厚膜回路基板を貫 通するリード端子を有するリード端子型電子部品や、電子部品素体の裏面に端子 電極を有する表面実装型電子部品や、電子部品素体から延出するリード端子を厚 膜回路基板に対して平行となるように屈曲した表面実装型電子部品などが用いら れている。

【０００３】 リード端子型電子部品は、配線パターン部分に形成されたリード端子貫通孔に 、電子部品のリード端子を挿入し、貫通したリード端子の周囲に半田を供給して 半田接合を行っていた。

【０００４】 また、表面実装型電子部品は、厚膜回路基板の配線パターン上にクリーム半田 を塗布し、該クリーム半田上に電子部品の端子電極部分を載置して、リフロー炉 によってリフロー半田接合していた。

【０００５】

【考案が解決しようとする課題】

近年、厚膜回路基板に形成する配線パターンの高密度化のため、両主面に配線 パターンを形成していた。

【０００６】 また、その回路基板に搭載する電子部品は、リード型電子部品の方が、実装に 要する専有面積が少ないが、高密度化に適しているように思えるが、半田接合の 工程が煩雑になること、その裏面側がデットスペースとなることなどを考慮すれ ば、表面実装型電子部品の方が全体として、高密度化、半田接合の容易性に対応 し易いものとなる。

【０００７】 しかし、従来の表面実装型電子部品は、配線パターンに表面実装型電子部品を 搭載するために電極パッドを形成する必要があり、この電極パッドが高密度化の 障害となっていた。

【０００８】 本考案は、上述の問題点に鑑みて案出されたものであり、その目的は、表面実 装型電子部品の搭載部分に改良を加えて、一層の高密度化が達成され、且つその 接合信頼性が向上する厚膜回路基板を提供するものである。

【０００９】

【課題を解決するための手段】

本考案は、絶縁基板の両主面に配線パターンを有し、該両配線パターンをラン ド電極を有する導通スルーホールによって接続するとともに、前記絶縁基板上に 表面実装可能な端子電極を有する電子部品を配置して成る厚膜回路基板において 、前記電子部品の端子電極が導通スルーホールのランド電極上に載置され、半田 接合されている厚膜回路基板である。

【００１０】

【作用】

本考案によれば、回路基板の両主面に所定配線パターンが形成されているため 、回路基板上での配線パターンの高密度化が達成される。

【００１１】 また、その主面に搭載される電子部品が表面実装型電子部品であるため、半田 接合が、クリーム半田の塗布、電子部品の載置、リフロー処理であるため、多数 の電子部品を一括的に半田接合を行うことができる。

【００１２】 その表面実装型電子部品は、その端子電極が、両主面に形成された配線パター ンを接続するための導通スルーホールの開口周囲のランド電極に接合されている ため、表面実装型電子部品を接続するためだけの電極パッドを形成する必要がな いため、配線パターン及び電子部品の搭載に要する占有面積が実質的に減少する ので、配線パターンの一層の高密度化が容易に達成できる。

【００１３】 また、表面実装型電子部品の端子電極とランド電極とを接合するための半田が 、それらの界面に介在されるとともに、さらに端子電極の接合面と直交する導通 スルーホールの内壁面の導体膜との間でも半田メニスカスが形成されるため、表 面実装型電子部品とランド電極とが一層強固に半田接合されるため、接合信頼性 が向上する。

【００１４】

【実施例】

以下、本考案を図面に基づいて説明する。図１は、本考案に係る厚膜回路基板 の部分平面図であり、図２はその断面図である。

【００１５】 本考案の厚膜回路基板は、基板２、表面側の配線パターン３、裏面側の配線パ ターン４、導通スルーホール５から成る回路基板１と、表面実装型電子部品６と から構成されている。

【００１６】 回路基板１を構成する基板２は、セラミック、耐熱性ガラスエポキシなどであ る。基板２の表面には所定パターンの配線パターン３が形成され、その裏面には 、所定パターンの配線パターン４が夫々形成されている。また、基板２には、そ の厚み方向を貫き、両配線パターン３、４を接続するための導通スルーホールと なる貫通孔が形成されている。

【００１７】 配線パターン３、４は、Ａｇ、Ｃｕなどを主成分とする導電性ペーストを印刷 ・焼きつけされて形成されている。

【００１８】 導通スルーホール５は、例えば貫通孔径１００〜８００μｍの内壁面及び両開 口周囲に導体膜５ａ、５ｂ、５ｃ（以下、内壁面の導体膜を単に導体膜５ａ、表 面側開口周囲の導体膜をランド電極５ｂ、裏面側開口周囲の導体膜をランド電極 ５ｃという。）が形成されている。

【００１９】 このような回路基板は、以下の工程により形成される。

【００２０】 まず、所定位置に貫通孔を有する基板２を用意する。次に基板２の表面に、例 えばＡｇ系導電性ペーストを用いて、スクリーン印刷によって表面側の配線パタ ーン３を印刷し、乾燥する。次に、基板２の裏面に、例えばＡｇ系導電性ペース トを用いて、スクリーン印刷によって裏面側の配線パターン４を印刷し、乾燥す る。尚、配線パターン３、４を印刷するにあたり、貫通孔を含みランド電極５ｂ 、５ｃが形成されるパターンによって形成する。これにより、表面側のランド電 極５ｂとなるパターンを印刷することにより、貫通孔の内壁面に導電性ペースト が伝わり貫通孔の表面側に内壁面の導体膜５ａの一部（表面側の一部）が形成さ れることになり、さらに、裏面側のランド電極５ｃとなるパターンを印刷するこ とにより、貫通孔の内壁面に導電性ペーストが伝わり貫通孔の裏面側に内壁面の 導体膜５ａの一部（裏面側の一部）が形成されることになり、この両面からの印 刷により、貫通孔の内壁面に所定厚みの導体膜５ａが形成されることになる。尚 、導電性ペーストの自重により、内壁面に導体膜５ａを形成するが、導電性ペー ストの粘度などが大きく関与する。粘度の高い導電性ペーストを用いる場合には 、印刷面と反対面から減圧を加えて、貫通孔から導電性ペーストを吸引しながら 印刷をおこなわても構わない。

【００２１】 その後、配線パターン３、４、導通スルーホール５となる導電膜５ａ、ランド 電極５ｂ、５ｃを、例えば酸化性雰囲気（大気）中で、５００〜７００℃で焼き つけることにより、回路基板１が達成される。尚、上述の説明では、焼きつけ工 程を一括的におこなったが、例えば、基板２の表面側から、表面側配線パターン ３、導体膜５ａの一部、表面側のランド電極５ｂを導電性ペーストの印刷により 形成し、乾燥した後、焼きつけを行い、さらに、基板２の裏面側から、裏面側配 線パターン４、導体膜５ａの一部、裏面側のランド電極５ｃを導電性ペーストの 印刷により形成し、乾燥した後、焼きつけを行っても構わない。

【００２２】 表面実装型電子部品６は、電子部品素体６ａの対向する端部に端子電極６ｂ、 ６ｃが形成されたチップ状電子部品、例えば積層セラミックコンデンサ、チップ 抵抗素子、多連抵抗器抵抗素子、チップコイル素子、トリマー部品などや、図示 していないが、電子部品素体から延びるリード端子の先端を、表面実装可能に、 基板２の表面に対して平行に屈曲処理した電子部品、例えば表面実装型発振器、 表面実装型誘電体フィルタ、フラット型半導体部品、ハイブリッド型ＩＣなどが 挙げられる。

【００２３】 表面実装型電子部品６は、基板２の両主面に形成された配線パターン３、４の 一部に端子電極６ｂ、６ｃ又は屈曲処理したリード端子が、半田を介して面実装 されて、半田接合こされている。

【００２４】 ここで、本考案の特徴的なことは、基板２に形成した配線パターン３、４のパ ターン面積を削減するために、配線パターン３、４の一部となり、電子部品６の 端子電極６ｂ、６ｃなどと接続する電極パッドを極力排除したことである。

【００２５】 具体的には、電子部品６の端子電極６ｂ、６ｃなどと接続する一方又は両方の 電極パッドを、ランド電極５ｂ、５ｃに代用したことである。例えば、図では、 導通スルーホール５の上には、少なくとも電子部品６の端子電極６ｂで被われて ている。即ち、電子部品６の端子電極６ｂが表面側のランド電極５ｂ上に塗布さ れたクリーム半田上に、電子部品６の端子電極６ｂが載置され、リフロー処理す ることにより、電子部品６の端子電極６ｂと表面側のランド電極５ｂが半田接合 されている。尚、配線パターン３及び別の導通スルーホール５の設計により、も う一方の端子電極６ｂについても、別の導通スルーホール５の表面側ランド電極 ５ｂに接続させても構わない。また、基板２の裏面側の配線パターン４について も同様に電子部品６を接合しても構わない。

【００２６】 上述の導通スルーホール５及び電子部品６との接合構造を採用することにより 、上述したように、基板２の配線パターン３、４の形成のための専有面積、電子 部品６の搭載のための専有面積が削減でき、回路基板１の回路の高密度化が達成 できる。

【００２７】 さらに、図３に接合部分の断面図で理解できるように、表面実装型電子部品６ 電気的接続及び機械的接合を行う半田Ｓが、表面実装型電子部品６の端子電極６ ｂとランド電極５ｂとの界面に介在するとともに、端子電極６ｂと直交する導体 膜５ａとの間でも溶融した半田の表面張力による半田メニスカスＳ’が形成され るため、特に電子部品６の機械的な接合強度が大きく向上する。

【００２８】 また、ランド電極５ｂ側についても同様であり、半田リフロー処理において、 熱や半田Ｓによりランド電極５ｂが基板２から引き剥がれる力が作用しても、ラ ンド電極５ｂには、これと直交する導体膜５ａが一体化されているので、剥離な どが発生せず、安定してランド電極５ｂ、導体膜５ａが維持されることになり、 上述の半田Ｓ、Ｓ’との作用と、ランド電極５ｂ、導体膜５ａの安定化により、 接合信頼性の高い厚膜回路基板１となる。

【００２９】 尚、本考案者が種々条件を行った結果、ランド電極５ｂ、５ｃの形状は、電子 部品６の端子電極６ｂ、６ｃの形状と対応する形状とするが、貫通孔の径は、少 なくともこの形状よりも大きくならない範囲で、直径１００〜８００μｍとする ことが望ましい。

【００３０】 直径が１００μｍ未満では、回路基板１に対して穿孔処理することが実質的に 困難となり、また、仮に１００μｍ未満の貫通孔が形成できても、その内壁面に 導体膜５ａを形成するために導電性ペーストを印刷した場合、貫通孔の開口部分 を閉塞してしまい、途中で断線が発生し、ランド電極５ｂ、５ｃ間の導通が達成 されない。

【００３１】 また、直径が８００μｍを越えると、ランド電極５ｂを利用して、表面実装型 電子部品６を半田接合しても、溶融した半田Ｓが自重で貫通孔内に入り込み、表 面実装型電子部品６を強固に、且つ安定に保持するための半田メニスカスＳ’が 充分に形成できず、逆に表面実装型電子部品６の半田接合信頼性が低下してしま う。

【００３２】 以上のように本考案によれば、構造的に回路基板１上に表面実装型電子部品６ を搭載した厚膜回路基板１の全体の回路を高密度化が達成され、さらに、電子部 品６の端子電極、例えば６ｂと導通スルーホール５の例えばランド電極５ｂと半 田接合強度が向上し、さらに、ランド電極５ｂや導体膜５ａの剥離が発生するこ とがなく、半田接合信頼性の向上が達成できる。

【００３３】 尚、上述の実施例でと、基板２に単板のセラミック、ガラス−エポキシを用い たが、多層セラミック基板であっても構わない。

【００３４】

【考案の効果】

以上、本考案によれば、回路基板の両主面に所定配線パターンが形成されてい ること、さらに、両配線パターンを接続するための導通スルーホールの開口周囲 のランド電極に、表面実装型電子部品が接合していることから、回路基板の表面 配線パターンに、電子部品が接合される電極パッドの形成が省略できるので、厚 膜回路基板の回路全体の高密度化が達成できる。

【００３５】 また、表面実装型電子部品がクリーム半田の塗布、リフロー処理で接合され、 多数の電子部品を一括的に半田接合できるとともに、その半田が、表面実装型電 子部品の端子電極とランド電極との界面及び端子電極の接合面と直交する導通ス ルーホールの内壁面の導体膜との間でも接合されるためめ、接合信頼性が向上す る。

【図面の簡単な説明】

【図１】本考案に係る厚膜回路基板の部分平面図であ
る。

【図２】本考案に係る厚膜回路基板の部分断面図であ
る。

【図３】本考案に係る厚膜回路基板の接合部分の拡大断
面図である。

【符号の説明】

１・・・・・・・厚膜回路基板 ２・・・・・・・基板 ３・・・・・・・表面側の配線パターン ４・・・・・・・裏面側の配線パターン ５・・・・・・・導通スルーホール ５ａ・・・・・・内壁面の導体膜 ５ｂ・・・・・・表面側のランド電極 ５ｃ・・・・・・裏面側のランド電極 ６・・・・・・・電子部品 ６ａ・・・・・・電子部品素体 ６ｂ、６ｃ・・・電子部品の端子電極 Ｓ・・・・・・・半田 Ｓ’・・・・・・半田のメニスカス

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 絶縁基板の両主面に配線パターンを有
   し、該両配線パターンをランド電極を有する導通スルー
   ホールによって接続するとともに、前記絶縁基板上に表
   面実装可能な端子電極を有する電子部品を配置して成る
   厚膜回路基板において、 前記電子部品の端子電極が導通スルーホールのランド電
   極上に載置され、半田接合されていることを特徴とする
   厚膜回路基板。