JPH07335672A - 微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法 - Google Patents
微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法Info
- Publication number
- JPH07335672A JPH07335672A JP13326694A JP13326694A JPH07335672A JP H07335672 A JPH07335672 A JP H07335672A JP 13326694 A JP13326694 A JP 13326694A JP 13326694 A JP13326694 A JP 13326694A JP H07335672 A JPH07335672 A JP H07335672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- edge surface
- altered
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000005669 field effect Effects 0.000 title description 16
- 238000004519 manufacturing process Methods 0.000 title description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000004075 alteration Effects 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 description 8
- 230000009467 reduction Effects 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 安価な装置を用いて微細なパターンを形成す
ることができる微細加工方法を提案する。 【構成】 微細パターンを形成すべき位置にレジスト層
９のエッジ面９Ａを形成し、このエッジ面９Ａを含むレ
ジスト層の周面にイオンを注入して極めて厚みの薄いレ
ジスト変質層１１を形成する。エッジ面９Ａに形成した
レジスト変質層１１を残して他を除去することにより、
幅が狭いマスク（レジスト変質層）を得ることができ
る。このマスクを利用することにより幅が狭い電極或は
微細配線パターンを作ることができる。
ることができる微細加工方法を提案する。 【構成】 微細パターンを形成すべき位置にレジスト層
９のエッジ面９Ａを形成し、このエッジ面９Ａを含むレ
ジスト層の周面にイオンを注入して極めて厚みの薄いレ
ジスト変質層１１を形成する。エッジ面９Ａに形成した
レジスト変質層１１を残して他を除去することにより、
幅が狭いマスク（レジスト変質層）を得ることができ
る。このマスクを利用することにより幅が狭い電極或は
微細配線パターンを作ることができる。
Description
【０００１】
【産業上の利用分野】この発明は例えば高速応答型電界
効果トランジスタ等を作る場合に用いて好適な微細加工
方法に関する。
効果トランジスタ等を作る場合に用いて好適な微細加工
方法に関する。
【０００２】
【従来の技術】図２を用いて従来の高速応答型電界効果
トランジスタの製造方法を説明する。ＧａＡｓから成る
半導体基板１にＳｉイオン２を打ち込みチャンネル層３
を形成する（図２Ａ）。チャンネル層３の所望位置にゲ
ート電極４を形成する（図２Ｂ）。
トランジスタの製造方法を説明する。ＧａＡｓから成る
半導体基板１にＳｉイオン２を打ち込みチャンネル層３
を形成する（図２Ａ）。チャンネル層３の所望位置にゲ
ート電極４を形成する（図２Ｂ）。
【０００３】ゲート電極４をマスクにして再度Ｓｉイオ
ン２を注入し、ゲート電極４を挟んでその両側にソース
及びドレインとして動作する高不純物濃度領域５及び６
を形成する（図２Ｃ）。高不純物濃度領域５及び６の上
面にソース電極７及びドレイン電極８を形成し、高速応
答型電界効果トランジスタが完成する（図２Ｄ）。
ン２を注入し、ゲート電極４を挟んでその両側にソース
及びドレインとして動作する高不純物濃度領域５及び６
を形成する（図２Ｃ）。高不純物濃度領域５及び６の上
面にソース電極７及びドレイン電極８を形成し、高速応
答型電界効果トランジスタが完成する（図２Ｄ）。
【０００４】高速応答型電界効果トランジスタが高利得
で高速応答するか否かは、図２Ｂに示したゲート電極４
の幅Ｗをいかに狭く作るかに掛っている。線幅が１μｍ
以下の微細なパターン（ゲート電極のパターン）を得る
ためには一般にステッパと呼ばれる縮小投影装置或は電
子ビーム描画装置等が用いられている。
で高速応答するか否かは、図２Ｂに示したゲート電極４
の幅Ｗをいかに狭く作るかに掛っている。線幅が１μｍ
以下の微細なパターン（ゲート電極のパターン）を得る
ためには一般にステッパと呼ばれる縮小投影装置或は電
子ビーム描画装置等が用いられている。
【０００５】
【発明が解決しようとする課題】上述したように微細な
ゲート電極を得るためには縮小投影装置或は電子ビーム
描画装置を用いなければならない。然し乍ら、これらの
装置は極めて高価なため経済的な負担が大きい欠点があ
る。またこれらの装置は（スループット）生産効率が低
いため量産には不向である。
ゲート電極を得るためには縮小投影装置或は電子ビーム
描画装置を用いなければならない。然し乍ら、これらの
装置は極めて高価なため経済的な負担が大きい欠点があ
る。またこれらの装置は（スループット）生産効率が低
いため量産には不向である。
【０００６】この発明の目的は縮小投影装置或は電子ビ
ーム描画装置で製造したと同等乃至はそれ以上に線幅が
狭く、然も安価な装置を使って製造することができる微
細加工及びこの微細加工方法を利用した電界効果トラン
ジスタの製造方法を提案しようとするものである。
ーム描画装置で製造したと同等乃至はそれ以上に線幅が
狭く、然も安価な装置を使って製造することができる微
細加工及びこの微細加工方法を利用した電界効果トラン
ジスタの製造方法を提案しようとするものである。
【０００７】
【課題を解決するための手段】この発明では微細なパタ
ーンを形成すべき位置にレジスト層のエッジ面を形成
し、このエッジ面にイオン注入法によってレジスト変質
層を形成する。イオン注入量及びイオン元素を選択する
ことにより、レジスト変質層の厚みを設定することがで
きる。この結果、形成されるレジスト変質層の厚みを極
く薄いものとすることができる。
ーンを形成すべき位置にレジスト層のエッジ面を形成
し、このエッジ面にイオン注入法によってレジスト変質
層を形成する。イオン注入量及びイオン元素を選択する
ことにより、レジスト変質層の厚みを設定することがで
きる。この結果、形成されるレジスト変質層の厚みを極
く薄いものとすることができる。
【０００８】従って変質しないレジスト層を除去するこ
とにより、微細パターンを形成すべき位置に厚みの薄い
レジスト変質層を残すことができる。このレジスト変質
層をマスクとして用いることにより、レジスト変質層の
下側に幅の狭い微細パターンを形成することができる。
とにより、微細パターンを形成すべき位置に厚みの薄い
レジスト変質層を残すことができる。このレジスト変質
層をマスクとして用いることにより、レジスト変質層の
下側に幅の狭い微細パターンを形成することができる。
【０００９】
【実施例】図１を用いてこの発明による微細加工方法を
説明する。図中１は例えばＧａＡｓからなる半導体基板
を示す。半導体基板１の上面には例えば後にゲート電極
４を形成するための金属層４４が被着形成されているも
のとする。また金属層４４の下面には予めイオン注入法
等によってチャンネル層３が形成されているものとす
る。
説明する。図中１は例えばＧａＡｓからなる半導体基板
を示す。半導体基板１の上面には例えば後にゲート電極
４を形成するための金属層４４が被着形成されているも
のとする。また金属層４４の下面には予めイオン注入法
等によってチャンネル層３が形成されているものとす
る。
【００１０】金属層４４の上面にレジスト層９を被着形
成する。レジスト層９は頭初金属層４４の上面の全面に
被着されるが、通常のフォトリゾ技術によって一部を除
去し、微細パータンを形成すべき位置にレジスト層９の
エッジ面９Ａを形成する。図の例では金属層４４の上面
の２個所にエッジ面９Ａを形成した場合を示す。またレ
ジスト層９を構成するレジスト材はシプレー・ファース
トイースト社の商品名「Ｓ１４００」と呼ばれるレジス
ト材を用いた（図１Ａ）。
成する。レジスト層９は頭初金属層４４の上面の全面に
被着されるが、通常のフォトリゾ技術によって一部を除
去し、微細パータンを形成すべき位置にレジスト層９の
エッジ面９Ａを形成する。図の例では金属層４４の上面
の２個所にエッジ面９Ａを形成した場合を示す。またレ
ジスト層９を構成するレジスト材はシプレー・ファース
トイースト社の商品名「Ｓ１４００」と呼ばれるレジス
ト材を用いた（図１Ａ）。
【００１１】レジスト層９に対しイオン注入装置によっ
てイオン２を注入する。注入するイオン２はＢ（ボロ
ン），Ｓｉ（シリコン），Ｐ（リン），Ｇａ（ガリウ
ム），Ａｓ（ヒ素）等を用いることができる。注入時の
加速電圧は３０ｋｅＶ、ドーズ量は１×１０15／ｃｍ2
であった。このイオン２の注入によりレジスト層９の周
面に極薄いレジスト変質層１１が生成される。尚、金属
層４４はイオン２の注入量が少なく、変質のおそれはな
い。レジスト変質層１１の薄みは同一の加速電圧及びド
ーズ量の下で注入するイオン元素によって変化すること
が確認された。
てイオン２を注入する。注入するイオン２はＢ（ボロ
ン），Ｓｉ（シリコン），Ｐ（リン），Ｇａ（ガリウ
ム），Ａｓ（ヒ素）等を用いることができる。注入時の
加速電圧は３０ｋｅＶ、ドーズ量は１×１０15／ｃｍ2
であった。このイオン２の注入によりレジスト層９の周
面に極薄いレジスト変質層１１が生成される。尚、金属
層４４はイオン２の注入量が少なく、変質のおそれはな
い。レジスト変質層１１の薄みは同一の加速電圧及びド
ーズ量の下で注入するイオン元素によって変化すること
が確認された。
【００１２】つまり、Ｂ（ボロン）の場合は０．３μ
ｍ、Ｓｉ（シリコン）の場合は０．２５μｍ、Ｐ（リ
ン）の場合は０．２５μｍ、Ｇａ（ガリウム）の場合は
０．１μｍ、Ａｓ（ヒ素）の場合は０．０８μｍとなっ
た（図１Ｂ）。
ｍ、Ｓｉ（シリコン）の場合は０．２５μｍ、Ｐ（リ
ン）の場合は０．２５μｍ、Ｇａ（ガリウム）の場合は
０．１μｍ、Ａｓ（ヒ素）の場合は０．０８μｍとなっ
た（図１Ｂ）。
【００１３】金属層４４の上面及び表面にレジスト変質
層１１が形成されたレジスト層９の上面にレジスト層１
２を塗布する（図１Ｃ）。レジスト層１２をドライエッ
チングし、レジスト層９の上面に形成されたレジスト変
質層１１を除去する。ドライエッチングには圧力１×１
０-4ｔｏｒｒの４フッ化メタンガス（ＣＦ4 ）をイオン
化したイオン１３を用いる。ガスをイオン化する条件と
しては約２００Ｗのマイクロ波と磁場を与えてイオン化
させ、このイオンを３００Ｖのバイアス電圧によって加
速してレジスト１２に当ててドライエッチングを行なっ
た。
層１１が形成されたレジスト層９の上面にレジスト層１
２を塗布する（図１Ｃ）。レジスト層１２をドライエッ
チングし、レジスト層９の上面に形成されたレジスト変
質層１１を除去する。ドライエッチングには圧力１×１
０-4ｔｏｒｒの４フッ化メタンガス（ＣＦ4 ）をイオン
化したイオン１３を用いる。ガスをイオン化する条件と
しては約２００Ｗのマイクロ波と磁場を与えてイオン化
させ、このイオンを３００Ｖのバイアス電圧によって加
速してレジスト１２に当ててドライエッチングを行なっ
た。
【００１４】レジスト層９の上面に形成されたレジスト
変質層１１が除去された時点でドライエッチングを終了
し、次にリムーバ液に５分程度浸しレジスト層９と１２
を除去する。リムーバ液はシプレー・ファーストイース
ト社の商品名「１１６５」で呼ばれるリムーバ液を使用
した。リムーバ液はレジスト層９及び１２だけを除去
し、レジスト変質層１１は除去されない（図１Ｅ）。
変質層１１が除去された時点でドライエッチングを終了
し、次にリムーバ液に５分程度浸しレジスト層９と１２
を除去する。リムーバ液はシプレー・ファーストイース
ト社の商品名「１１６５」で呼ばれるリムーバ液を使用
した。リムーバ液はレジスト層９及び１２だけを除去
し、レジスト変質層１１は除去されない（図１Ｅ）。
【００１５】以上の工程で図１Ｅに示すように金属層４
４の上面に極く薄いつまり、幅が狭いレジスト変質層１
１が残される。このレジスト変質層１１をマスクとして
金属層４４をエッチング除去することにより、レジスト
変質層１１の下にレジスト変質層１１の厚みに相当する
幅を持つ電極４（又は配線パターン）を得ることができ
る（図１Ｆ）。
４の上面に極く薄いつまり、幅が狭いレジスト変質層１
１が残される。このレジスト変質層１１をマスクとして
金属層４４をエッチング除去することにより、レジスト
変質層１１の下にレジスト変質層１１の厚みに相当する
幅を持つ電極４（又は配線パターン）を得ることができ
る（図１Ｆ）。
【００１６】Ｏ2 プラズマアッシングにより変質層１１
を除去することにより微細な電極４のみが残される。こ
の電極４の幅Ｇはレジスト変質層１１の厚みに相当し、
この発明の加工方法によれば１μｍ以下の幅に作ること
ができるため、この電極４とチャンネル層３を利用する
ことによって例えば高利得で高速応答が可能な電界効果
トランジスタを得ることができる。
を除去することにより微細な電極４のみが残される。こ
の電極４の幅Ｇはレジスト変質層１１の厚みに相当し、
この発明の加工方法によれば１μｍ以下の幅に作ること
ができるため、この電極４とチャンネル層３を利用する
ことによって例えば高利得で高速応答が可能な電界効果
トランジスタを得ることができる。
【００１７】電界効果トランジスタを製造するものであ
るならば、図で説明した従来の電界効果トランジスタの
製造工程に、図１で説明した電極４の製造工程を組入れ
ることにより実現できることは容易に理解できよう。
尚、図１に示した実施例ではエッジ面９Ａを形成する面
を金属層４４とし、この金属層４４により微細パターン
を持つ電極４を形成し、この電極４を電界効果トランジ
スタのゲート電極として利用することを前提として説明
したが、金属層４４の代りに絶縁層とし、この絶縁層に
よって微細な絶縁パターンを形成し、電界効果トランジ
スタ以外に例えば光導波路のような光ディバイスを製造
することもできる。また、上述の実施例では電極４を２
個形成した場合を説明したが、形成する電極４の数に特
に制限のないことは容易に理解できよう。
るならば、図で説明した従来の電界効果トランジスタの
製造工程に、図１で説明した電極４の製造工程を組入れ
ることにより実現できることは容易に理解できよう。
尚、図１に示した実施例ではエッジ面９Ａを形成する面
を金属層４４とし、この金属層４４により微細パターン
を持つ電極４を形成し、この電極４を電界効果トランジ
スタのゲート電極として利用することを前提として説明
したが、金属層４４の代りに絶縁層とし、この絶縁層に
よって微細な絶縁パターンを形成し、電界効果トランジ
スタ以外に例えば光導波路のような光ディバイスを製造
することもできる。また、上述の実施例では電極４を２
個形成した場合を説明したが、形成する電極４の数に特
に制限のないことは容易に理解できよう。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、微細な幅を持つ電極又は絶縁パターンを作ることが
できるから、特にチャンネル幅を狭くすることにより高
利得、高速応答を可能とする電界効果トランジスタを容
易に作ることができる。またその製造工程はイオン注入
技術とエッチング技術の組合せで実現できるので、高価
な装置を必要としない。従って安価なコストで性能の高
い半導体素子を作ることができる。またイオン注入工程
とエッチング工程の組合せで微細パターンを形成できる
から、一度に多くの数の半導体素子を作ることができ
る。よって量産が可能となり、この点でもコストダウン
が期待できる。
ば、微細な幅を持つ電極又は絶縁パターンを作ることが
できるから、特にチャンネル幅を狭くすることにより高
利得、高速応答を可能とする電界効果トランジスタを容
易に作ることができる。またその製造工程はイオン注入
技術とエッチング技術の組合せで実現できるので、高価
な装置を必要としない。従って安価なコストで性能の高
い半導体素子を作ることができる。またイオン注入工程
とエッチング工程の組合せで微細パターンを形成できる
から、一度に多くの数の半導体素子を作ることができ
る。よって量産が可能となり、この点でもコストダウン
が期待できる。
【図１】この発明の微細加工方法を説明するための図。
【図２】従来の高速型電界効果トランジスタの製造方法
を説明するための図。
を説明するための図。
１ 半導体基板 ４ 電極 ９ レジスト層 ９Ａ エッジ面 １１ レジスト変質層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図２を用いて従来の高速応答型電界効果
トランジスタの製造方法を説明する。ＧａＡｓから成る
半導体基板１にイオン注入装置を使ってＳｉイオン２を
打ち込みチャンネル層３を形成する（図２Ａ）。チャン
ネル層３の所望位置にゲート電極４を形成する（図２
Ｂ）。
トランジスタの製造方法を説明する。ＧａＡｓから成る
半導体基板１にイオン注入装置を使ってＳｉイオン２を
打ち込みチャンネル層３を形成する（図２Ａ）。チャン
ネル層３の所望位置にゲート電極４を形成する（図２
Ｂ）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】この発明の目的は縮小投影装置或は電子ビ
ーム描画装置で製造したと同等乃至はそれ以上に線幅が
狭く、チャンネル層を形成するために用いたイオン注入
装置を使って製造することができる微細加工及びこの微
細加工方法を利用した電界効果トランジスタの製造方法
を提案しようとするものである。
ーム描画装置で製造したと同等乃至はそれ以上に線幅が
狭く、チャンネル層を形成するために用いたイオン注入
装置を使って製造することができる微細加工及びこの微
細加工方法を利用した電界効果トランジスタの製造方法
を提案しようとするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】金属層４４の上面にレジスト層９を被着形
成する。レジスト層９は当初金属層４４の上面の全面に
被着されるが、通常のフォトリソ技術によって一部を除
去し、微細パターンを形成すべき位置にレジスト層９の
エッジ面９Ａを形成する。図の例では金属層４４の上面
の２個所にエッジ面９Ａを形成した場合を示す。またレ
ジスト層９を構成するレジスト材はシプレー・ファース
トイースト社の商品名「Ｓ１４００」と呼ばれるレジス
ト材を用いた（図１Ａ）。
成する。レジスト層９は当初金属層４４の上面の全面に
被着されるが、通常のフォトリソ技術によって一部を除
去し、微細パターンを形成すべき位置にレジスト層９の
エッジ面９Ａを形成する。図の例では金属層４４の上面
の２個所にエッジ面９Ａを形成した場合を示す。またレ
ジスト層９を構成するレジスト材はシプレー・ファース
トイースト社の商品名「Ｓ１４００」と呼ばれるレジス
ト材を用いた（図１Ａ）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、微細な幅を持つ電極又は絶縁パターンを作ることが
できるから、特にチャンネル幅を狭くすることにより高
利得、高速応答を可能とする電界効果トランジスタを容
易に作ることができる。またその製造工程はイオン注入
技術とエッチング技術の組合せで実現できるので、微細
加工に必要な縮小投影装置或いは電子ビーム描画装置を
特別に必要としない。従って安価なコストで性能の高い
半導体素子を作ることができる。またイオン注入工程と
エッチング工程の組合せで微細パターンを形成できるか
ら、一度に多くの数の半導体素子を作ることができる。
よって量産が可能となり、この点でもコストダウンが期
待できる。
ば、微細な幅を持つ電極又は絶縁パターンを作ることが
できるから、特にチャンネル幅を狭くすることにより高
利得、高速応答を可能とする電界効果トランジスタを容
易に作ることができる。またその製造工程はイオン注入
技術とエッチング技術の組合せで実現できるので、微細
加工に必要な縮小投影装置或いは電子ビーム描画装置を
特別に必要としない。従って安価なコストで性能の高い
半導体素子を作ることができる。またイオン注入工程と
エッチング工程の組合せで微細パターンを形成できるか
ら、一度に多くの数の半導体素子を作ることができる。
よって量産が可能となり、この点でもコストダウンが期
待できる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 21/306 29/78 Ｈ０１Ｌ 21/302 Ｊ 21/306 Ｂ 29/78 ３０１ Ｂ
Claims (2)
- 【請求項１】 微細パターンを形成すべき位置に、レジ
スト層の一部をパターニング処理してエッジ面を形成
し、このエッジ面にイオン注入法によりイオンを注入し
てレジスト変質層を形成し、エッジ面に形成されたレジ
スト変質層を残して他のレジスト変質層及びレジスト層
を除去し、残されたレジスト変質層をマスクとしてレジ
スト変質層の下部に接する層を残して他を除去し、レジ
スト変質層の厚みに対応した微細パターンを形成するこ
とを特徴とする微細加工方法。 - 【請求項２】 一方の面にチャンネル層と、このチャン
ネル層の上面に形成した金属層を具備した半導体基板を
用意し、上記金属層の微細パターンを形成すべき位置に
レジスト層をパターニング処理して形成したエッジ面を
設け、このエッジ面及びレジスト層の全周にイオンを注
入してレジスト変質層を形成し、この上記エッジ面に形
成したレジスト変質層のみを残してレジスト層及びレジ
スト変質層を除去し、残されたレジスト変質層をマスク
として上記金属層をエッチングし、微細な幅の電極を形
成し、この電極をゲート電極として利用することを特徴
とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13326694A JPH07335672A (ja) | 1994-06-15 | 1994-06-15 | 微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13326694A JPH07335672A (ja) | 1994-06-15 | 1994-06-15 | 微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335672A true JPH07335672A (ja) | 1995-12-22 |
Family
ID=15100605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13326694A Pending JPH07335672A (ja) | 1994-06-15 | 1994-06-15 | 微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994728A (en) * | 1995-11-15 | 1999-11-30 | Matsushita Electronics Corporation | Field effect transistor and method for producing the same |
-
1994
- 1994-06-15 JP JP13326694A patent/JPH07335672A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994728A (en) * | 1995-11-15 | 1999-11-30 | Matsushita Electronics Corporation | Field effect transistor and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300445A (en) | Production method of an HEMT semiconductor device | |
| EP0268298B1 (en) | Method of producing a Schottky-barrier field effect transistor | |
| US5460993A (en) | Method of making NMOS and PMOS LDD transistors utilizing thinned sidewall spacers | |
| US4559693A (en) | Process for fabricating field effect transistors | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| US5918141A (en) | Method of masking silicide deposition utilizing a photoresist mask | |
| US4948624A (en) | Etch resistant oxide mask formed by low temperature and low energy oxygen implantation | |
| JPH07335672A (ja) | 微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法 | |
| JPH04133325A (ja) | パターン形成方法 | |
| US20040067627A1 (en) | Dry lithograpy method and method of forming gate pattern using the same | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0434822B2 (ja) | ||
| JPH01251668A (ja) | 電界効果トランジスタの製造方法 | |
| KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| KR960002691A (ko) | 반도체소자 및 그 제조방법 | |
| KR100231603B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| JP3103693B2 (ja) | 半導体装置の製造方法 | |
| JPH04304626A (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| JPH03272146A (ja) | 半導体装置の製造方法 | |
| JPH04245643A (ja) | 半導体装置の製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 |