JPH073442B2 - 無効電力計用乗算回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、測定結果が信号周波数の変化に影響されない
高精度な無効電力計を比較的簡単な回路構成により実現
し得るようにした無効電力計用乗算回路に関するもので
ある。

〔従来の技術〕

従来の無効電力を測定する方法としては、 （Ａ） 電圧ないし電流の一方の位相を誘導性あるいは
容量性のリアクタンスにより1/4周期ずらしてから両者
の間で乗算を行ないその積をもとに無効電力を表示する
方法、 （Ｂ） 電圧、電流及びそれらの間の位相差を測定し無
効電力を算出し表示する方法、 （Ｃ） 電圧、電流に比例した信号をディジタルデータ
に変換しディジタルメモリーに記憶させ、CPUからの時
間軸に対応したメモリーのアドレスの操作により互いに
1/4周期ずれた一対のディジタル信号を取り出し乗算さ
せ無効電力を算出し表示する方法、 が一般に用いられている。

〔発明が解決しようとする問題点〕

しかしながら、（Ａ）、（Ｂ）の方法では、歪波電流に
対する測定誤差が大きいだけでなく、測定電圧、電流の
周波数の変化が測定値に及ぼす影響も大きく、測定器の
精度を高めるのが困難である。さらに周囲温度、温度の
変化、あるいは時間の経過に対しリアクタンスの大きさ
も一定にしなければならない。（Ｃ）の方法では測定器
の回路構成がアドレス操作を行なうためのCPUを必要と
するなど複数になるだけでなく、ディジタルデータの処
理に要する時間、及び電圧、電流に比例した信号をディ
ジタルデータに変換する上での変換時間が測定器の原理
誤差となる。特に、アナログ量である電圧・電流をデジ
タルデータに変換して処理するということは、アナログ
信号波形をこの波形に各サンプリング点で接する階段波
形に変換して処理するということであり、この段階波形
と実際のアナログ信号波形との間に生じる時間ずれが大
きな誤差要因となっている。この時間ずれを無くすため
に従来行われている方法は、 （ａ） ２個のサンプリング回路を用意し電圧、電流信
号を同時にサンプリングし１個のA/D変換器で順次デジ
タル化する。或いは、 （ｂ） ２個のA/D変換器を用意し電圧、電流信号の両
者を同時にA/D変換する 等であり、いずれの場合においても、サンプリング速度
が無限とみなせないことから生ずる比較的大きな原理誤
差を除くために、２個のサンプラあるいはA/D変換器と
それらを制御するための回路が必要となっていた。

本発明はかかる問題点に鑑みなされたもので、デジタル
処理に伴う1/4周期ずらすためのアドレス操作や上記の
如き原理誤差の除去を行なうための面倒な回路を必要と
せず、簡単な構成で、信号周波数の変化に影響されずに
精度良く無効電力を演算することができる無効電力計用
乗算回路を提供することを目的とする。

〔問題点を解決するための手段〕

そこで、本発明は、被測定回路からの信号を受けるPLL
回路を用いて、被測定回路の信号周波数に基づきその周
波数よりも所定の整数倍だけ高い周波数をもったタイミ
ングパルスを発生する回路と、タイミングパルスと同期
をとって、被測定回路からの電圧信号をデジタルデータ
に変換するＡ−Ｄ変換器と、タイミングパルスと同期を
とって、Ａ−Ｄ変換器の出力データを記憶すると共に、
この記憶動作と記憶動作とのほぼ中間時点で記憶データ
の読みだしを行なう、信号周波数に対するタイミングパ
ルス周波数の倍数の1/4のアドレス数をもったメモリ
と、メモリの書き込みから読み出しへの各切換え時に、
メモリのアドレスを更新するアドレスカウンタと、メモ
リが読み出し状態に切り換わった時に、読み出されたデ
ータを取り込むラッチ回路と、このラッチ回路に保持さ
れたデータと、電流信号とを乗算する乗算型Ｄ−Ａ変換
器と、を備えることを特徴とするものである。

〔作 用〕

信号周波数に対し逓倍数倍の周波数を持つタイミングパ
ルスと同期をとって、アドレスカウンタが、メモリのア
ドレスを更新して行く。このメモリのアドレス数は、信
号周波数に対するタイミングパルス周波数の比の1/4で
あるため、メモリは信号周期の1/4毎に同じアドレスを
指定されることになる。

一方、Ａ−Ｄ変換器は、タイミングパルスと同期をとっ
て、電圧信号をデジタルデータに変換して行く。メモリ
はこのデジタルデータを次々に記憶して行くと共に、記
憶動作と記憶動作とのほぼ中間時点で、既に記憶してあ
るデータの読み出しを行なう。メモリのアドレス更新
は、メモリが読み出し動作に切り換わる際になされるの
で、アドレス更新がされるとまずそのアドレスからの過
去のデータの読み出しがなされ、次にその同じアドレス
への新データの書き込みがなされることになる。前述の
ように、1/4周期毎に同じアドレス指定がなされている
ので、メモリから読み出された過去のデータは、1/4周
期前に書き込まれたデータである。

このようにして、タイミングパルスと単に同期させてＡ
−Ｄ変換器、アドレスカウンタ及びメモリを動作させる
だけで、自動的に電圧信号を1/4周期遅らせることがで
きる。

そして、メモリから読み出された1/4周期遅れの電圧デ
ータをラッチ回路で保持して乗算型Ｄ−Ａ変換器へ送
り、ここで電流信号と乗算することにより無効電力が演
算される。

ところで、メモリの動作を更に詳細に見ると、データの
読み出しは書き込みと書き込みとのほぼ中間時点でなさ
れるため、そのデータが書き込まれた時点から正確に1/
4周期後に読み出されるのではなく、それよりタイミン
グパルス周期のほぼ1/2だけ早い時期に読み出されるこ
ととなる。そして、読み出されたデータは、次のデータ
読み出しまでつまりタイミングパルスの１周期後まで、
ラッチ回路に保持される。従って、読み出されたデータ
がラッチ回路に保持されている期間のほぼ中間時点で、
そのデータが書き込まれた時点から1/4周期経過した時
点になる。その結果、前述したようなアナログ信号波形
を段階波形に変換することにより生じる時間ずれが解消
され、正確な無効電力が得られることになる。

〔実施例〕

以下、実施例により本発明を説明する。

第１図は、本発明の一実施例の構成を示す。本発明で
は、被測定回路から検出した電圧・電流信号のうち、電
圧信号の方をデジタルデータ化するようにしている。こ
れは、電力測定においては、電圧は一定で電流が時々刻
々変化している場合が通常であるから、電流は微少値と
なることがありデジタル化に適さないからである。まず
電圧信号６は、周波数逓倍回路（以下、PLLという）10
に入力される。このPLL10は、入力信号周波数の一定数
倍の周波数をもった信号を作り出す回路で、周波数の逓
倍数は、電圧信号をその一周期中にサンプリングすべき
数と同じ値に設定される。PLL10の出力11はタイミング
パルス発生器20に入力される。このタイミングパルス発
生器20は、PLL10の出力周波数と同じ周波数をもつ、ハ
イレベルとローレベルとの時間比が1:1の方形波状のタ
イミングパルス22を発生する。このタイミングパルス22
は、アドレスカウンタ42、デジタルデータ用RAM41、Ａ
−Ｄ変換器30及びトライステートバッファ40に入力され
る。

アドレスカウンタ42は、タイミングパルス22の立ち上が
りでこれを計数し、計数値が前記逓倍数の1/4になると
再び最初から計数を開始する動作を繰り返し、その計数
値によりRAM41に対してアドレスを順次指定していく。R
AM41は、上記逓倍数の1/4のアドレス数を有し、タイミ
ングパルス22がハイレベルにあるときに記憶データの読
み出し動作を行ない、ローレベルにあるときに新データ
の書き込み動作を行なう。

また、電圧信号６はＡ−Ｄ変換器30に入力される。Ａ−
Ｄ変換器30は、タイミングパルス22の立ち下がりに同期
して電圧信号６をデジタルデータに変換しデータバス31
へ出力する。このデータバス31はトライステートバッフ
ァ40を介してRAM41からのデータバス32に接続されてい
る。トライステートバッファ40は、タイミングパルス22
の立ち上がりから立ち下がりまでの間、つまりRAM41が
読み出し状態にある間、オフ状態となってＡ−Ｄ変換器
30をRAM41から切り離し、立ち下がりから次の立ち上が
りまでの間、つまりRAM41が書き込み状態にある間、導
通状態となってＡ−Ｄ変換器30の出力データをアドレス
カウンタ42により指定されているRAM41のアドレスに書
き込む。

また、RAM41からのデータバス32にはラッチ回路43が接
続されている。このラッチ回路43は、タイミングパルス
発生器20が発生するラッチ信号21を受けて、RAM41から
読み出されたデータを取り込む。ラッチ信号21は、タイ
ミングパルスが立ち上がってハイレベルとなった直後に
出力される。よって、RAM41からデータが完全に読み出
された直後にラッチ回路43に確実に取り込まれる。ラッ
チ回路43は取り込んだデータを次のラッチ信号21の入力
まで保持して、これを乗算型Ｄ−Ａ変換器50へ出力す
る。このＤ−Ａ変換器50は、被測定回路から入力される
電流信号７と、ラッチ回路43からの電圧デジタルデータ
とを乗算し、無効電力に比例した直流電流信号51を出力
する。

第２図は、本実施例を適用した無効電力計の構成を被測
定回路と共に示す。被測定回路１の電圧Ｖ、電流Ｉは、
それぞれ計器用変圧器４、変流器５により電圧Ｖに比例
した電圧信号６、電流Ｉに比例した電流信号７に変換さ
れ、各々Ａ−Ｄ変換器30、乗算型Ｄ−Ａ変換器50に入力
される。乗算器Ｄ−Ａ変換器50から出力された直流電流
信号51は、表示器60へ送られて表示される。

次に、上記のように構成された本実施例の作用を説明す
る。

タイミングパルス22が立ち上がると、RAM41のアドレス
はアドレスカウンタ42により更新される。このアドレス
更新がなされると、 RAM41はまず読み出し状態となってその更新されたアド
レス内に記憶されているデータをバス32上に読み出す。
この時、トライステートバッファ40はオフ状態となって
いるので、Ａ−Ｄ変換器30の出力は読み出し動作を妨害
しない。バス32上に読み出されたデータは読みだしの直
後にラッチ回路43に取り込まれ保持される。そして、保
持されたデータと電流信号７との乗算値が無効電力に比
例した直流電流信号51として出力され表示される。

その後、タイミングパルス22の1/2周期が経過すると、
タイミングパルス22は立ち下がる。これと同時に、Ａ−
Ｄ変換器30が電圧信号６をデジタルデータに変換して出
力する。このデータは、この時導通状態に切り換わって
いるトライステートバッファ40を介して、この時書き込
み状態に切り換わっているRAM41へ送られ記憶される。
この時RAM41のアドレスは先程の読み出し時と変わって
いないので、Ａ−Ｄ変換器30からの新データは先に読み
出されたデータと入れ換えに同じアドレスに格納される
ことになる。

以後、このような動作がタイミングパルス22の周期毎に
繰り返されて行く。そして、あるアドレスでの読み出し
動作から、電圧信号６の1/4周期が経過すると、再び同
じアドレスに戻り、そこに書き込まれているデータが読
み出されてラッチ回路43に保持される。その後、データ
はラッチ回路43でサンプリングパルス22の１周期に相当
する時間保持されることになるが、この保持期間の中間
時点でサンプリングパルス22が立ち下がり新データが読
み出されたデータを入れ替わりにRAM41に送り込まれる
ので、この時点がちょうど今ラッチ回路43内にあるデー
タがＡ−Ｄ変換されRAM41に送り込まれた時点から電圧
信号６の1/4周期経過した時点であることになる。従っ
て、ラッチ回路43に保持されているデータは電圧信号６
を正確に1/4周期遅らせたデータと考えてよく、このデ
ータと電流信号７との乗算により精度の高い無効電力を
求めることができる。

また、信号周波数が変動しても、これに応じてタイミン
グパルス22の周波数も変わるので、周波数変動に影響さ
れることなく正確な測定結果が得られる。

第３図は、本発明の他の実施例を示す。

この実施例は、第２図の実施例に、Ａ−Ｄ変換器30から
のＡ−Ｄ変換終了信号33とラッチ信号21との切り換えを
行なう切り換え器70と、更に新たな表示器61と、切り換
え器70と同期して乗算型Ｄ−Ａ変換器50の出力51を表示
器60,61に振り分げる振り分け器80とを付加したもので
ある。

Ａ−Ｄ変換器30からのデジタル出力信号をトライステー
トバッファ40を通した後、直ちにラッチ43に入力し電流
信号７と乗算された結果は有効電力に比例するので、先
のラッチ信号21とＡ−Ｄ変換終了信号33との切り換えと
同期した振り分け器80の切り換えによりそれぞれ有効、
無効電力に比例した２個の直流信号81,82がえられるの
で、同時に有効と無効電力が２個の表示器60,61で表示
されることになる。

尚、上記実施例においては、RAM41からのデータの読み
出しを、書き込みと書き込みとのちょうど中間の時点で
行なうことにより、デジタルデータ処理に伴う時間ずれ
による原理誤差を除去するようにしているが、正確に中
間時点でなくても中間時点に近い時点で行なえば誤差は
かなり小さくなるものであり、本発明はかかる場合も含
むものである。

〔発明の効果〕

以上説明したように、この発明は電圧信号の位相を電流
信号に対し1/4周期ずらして取り出すためのRAMへのデー
タの書き込みと読み出し動作が同一のアドレスに対して
行われるため、乗算器の回路構成が極めて簡素化される
という改善が期待できる。

また、RAMからのデータの読みだしを、書き込みと書き
込みとのほぼ中間時点で行ない、読み出したデータを直
ちにラッチで保持しながら乗算型Ｄ−Ａ変換器で電流信
号と乗算させているため信号のデジタル処理にともなう
時間ずれによる原理誤差も極めて小さい。

さらに、電圧信号を電流に対し1/4周期づらす方法が、
アナログ信号周波数に比例した周波数をもつクロックパ
ルスと同期することで行っているため、信号周波数の変
動に影響されない精度の高い無効電力が得られるという
効果がある。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すブロック線
図、第３図は本発明の他の実施例を示すブロック線図で
ある。 １……被測定回路、６……電圧信号、７……電流信号、
10……周波数逓倍回路、20……タイミングパルス発生
器、22……タイミングパルス、30……Ａ−Ｄ変換器、40
……トライステートバッファ、41……RAM、42……アド
レスカウンタ、43……ラッチ回路、50……乗算型Ｄ−Ａ
変換器、60,61……表示器、70……切り換え器、80……
振り分け器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】被測定回路の電圧・電流にそれぞれ比例し
   た電圧信号・電流信号を得て両信号の乗算から無効電力
   を求める無効電力計において、 前記被測定回路からの信号を受けるPLL回路を用いて、
   前記被測定回路の信号に基づいてその信号周波数よりも
   所定の整数倍だけ高い周波数をもったタイミングパルス
   を発生する回路と、 前記タイミングパルスと同期をとって、前記電圧信号を
   デジタルデータに変換するＡ−Ｄ変換器と、 前記タイミングパルスと同期をとって、Ａ−Ｄ変換器の
   出力データを記憶すると共に、この記憶動作と記憶動作
   とのほぼ中間時点で記憶データの読出しを行う、前記信
   号周波数に対するタイミングパルス周波数の倍数の1/4
   のアドレス数をもったメモリと、 前記メモリの書き込みから読出しへの切り換え時に、メ
   モリのアドレスを更新するアドレスカウンタと、 前記メモリが読出し状態に切り換わった時に、読出され
   たデータを取り込むラッチ回路と、 このラッチ回路に保持されたデータと、前記電流信号と
   を乗算する乗算型Ｄ−Ａ変換器と、 を備えることを特徴とする無効電力計用乗算回路。