JPH0736494B2 - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH0736494B2 JPH0736494B2 JP62140994A JP14099487A JPH0736494B2 JP H0736494 B2 JPH0736494 B2 JP H0736494B2 JP 62140994 A JP62140994 A JP 62140994A JP 14099487 A JP14099487 A JP 14099487A JP H0736494 B2 JPH0736494 B2 JP H0736494B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体回路に関し、特にトランジスタのβ依
存性が少ないカレントミラー回路を利用した電圧−電流
変換回路の構成に適した半導体回路に関する。
存性が少ないカレントミラー回路を利用した電圧−電流
変換回路の構成に適した半導体回路に関する。
（従来の技術） トランジスタのβ依存性を改善した回路としては、特公
昭49−12939号明細書に記載されている回路が知られて
いる。この回路を第３図に示す。
昭49−12939号明細書に記載されている回路が知られて
いる。この回路を第３図に示す。
第３図のカレントミラー回路にあっては、PNPトランジ
スタT3とT4により差動トランジスタ対を構成し、その差
動出力をNPNトランジスタT1とT2の共通ベースに供給す
ることによってβ補償を行ない、これにより入力電流Ii
nと出力電流Ioutとの間の電流誤差を低減している。
スタT3とT4により差動トランジスタ対を構成し、その差
動出力をNPNトランジスタT1とT2の共通ベースに供給す
ることによってβ補償を行ない、これにより入力電流Ii
nと出力電流Ioutとの間の電流誤差を低減している。
このような構成の回路ではトランジスタのβが比較的低
い値の場合でも入力電流Iinとほぼ同一値の出力電流Iou
tを得ることができるが、トランジスタT1のコレクタ・
ベース間電圧はβが小さい場合には入力電流Iinの変動
に伴って変化してしまう欠点がある。これは、例えば、
電流入力端子すなわちトランジスタT1のコレクタに電圧
信号を供給して電圧−電流変換（Ｖ−Ｉ変換）回路を構
成する場合に歪みの発生原因となる。
い値の場合でも入力電流Iinとほぼ同一値の出力電流Iou
tを得ることができるが、トランジスタT1のコレクタ・
ベース間電圧はβが小さい場合には入力電流Iinの変動
に伴って変化してしまう欠点がある。これは、例えば、
電流入力端子すなわちトランジスタT1のコレクタに電圧
信号を供給して電圧−電流変換（Ｖ−Ｉ変換）回路を構
成する場合に歪みの発生原因となる。
第３図の回路において、トランジスタT1のコレクタ・ベ
ース間電圧Vcb1は、 Vcb1＝−Vbe3＋Vbe4 ＝−VTln（Ic3/Is）＋VTln（Ic4/Is） ＝VTln（Ic4/Ic3） となる。ここで、Vbe3およびVbe4はトランジスタT1およ
びT2のそれぞれのベース・エミッタ間電圧であり、VTは
VT＝kT/q（k;ボルツマン定数,T;絶対温度,q;電荷量）、
Ic3およびIc4はそれぞれトランジスタT3およびT4のコレ
クタ電流である。
ース間電圧Vcb1は、 Vcb1＝−Vbe3＋Vbe4 ＝−VTln（Ic3/Is）＋VTln（Ic4/Is） ＝VTln（Ic4/Ic3） となる。ここで、Vbe3およびVbe4はトランジスタT1およ
びT2のそれぞれのベース・エミッタ間電圧であり、VTは
VT＝kT/q（k;ボルツマン定数,T;絶対温度,q;電荷量）、
Ic3およびIc4はそれぞれトランジスタT3およびT4のコレ
クタ電流である。
PNPトランジスタT3、T4の電流増幅率をβＰとし、NPNト
ランジスタT1、T2の電流増幅率をβＮとすると、Ic3お
よびIc4はそれぞれ次の式で与えられる。
ランジスタT1、T2の電流増幅率をβＮとすると、Ic3お
よびIc4はそれぞれ次の式で与えられる。
Ic4＝Ib1＋Ib2＝２・Ib1＝２・（Ic1/βＮ） Ic3＝I1−Ie4−Ib3 ここで、 Ib3＝Ic3/βＰ であることより、 となり、Ic3は、 となる。
したがって、Vcb1は、 となる。ここで、I1＝３μＡとし、実際には一定ではな
いが簡単のためにIc1＝100μＡと仮定すると、βＰおよ
びβＮの値によりトランジスタQ1のコレクタ・ベース間
電圧Vcb1は以下のように変化する。
いが簡単のためにIc1＝100μＡと仮定すると、βＰおよ
びβＮの値によりトランジスタQ1のコレクタ・ベース間
電圧Vcb1は以下のように変化する。
Vcb1＝73.15mv（βＰ＝10、βＮ＝70） ＝−40.10mv（βＰ＝10、βＮ＝350） ＝77.71mv（βＰ＝150、βＮ＝70） ＝−37.79（βＰ＝150、βＮ＝350） 第３図の回路では、I1を大きくすればI1に対するIb1の
変化率が小さくなり、Vcb1の誤差を小さくできるが、I1
を大きくするとトランジスタT3のベース電流Ib3も大き
くなってしまい、β補償回路としての特性が悪くなって
しまう。
変化率が小さくなり、Vcb1の誤差を小さくできるが、I1
を大きくするとトランジスタT3のベース電流Ib3も大き
くなってしまい、β補償回路としての特性が悪くなって
しまう。
（発明が解決しようとする問題点） この発明は前記のような点に鑑みなされたもので、従来
の回路では電流入力用トランジスタのベース・コレクタ
間電圧の変動が発生する点を改善し、トランジスタのβ
Ｎ依存性を低下させて入出力電流間の電流値誤差を低減
でき、しかも電流入力用トランジスタのベース・コレク
タ間電圧の変動を抑えた半導体回路を提供することを目
的とする。
の回路では電流入力用トランジスタのベース・コレクタ
間電圧の変動が発生する点を改善し、トランジスタのβ
Ｎ依存性を低下させて入出力電流間の電流値誤差を低減
でき、しかも電流入力用トランジスタのベース・コレク
タ間電圧の変動を抑えた半導体回路を提供することを目
的とする。
［発明の構成］ （問題点を解決するための手段） この発明による半導体回路にあっては、入力電流を供給
する入力電流供給手段と、この入力電流供給手段からの
電流がコレクタに供給され、エミッタが第１の抵抗素子
を介して第１の電源電位供給端子に結合している第１極
性の第１のトランジスタと、コレクタが電流出力端子に
接続され、エミッタが第２の抵抗素子を介して前記第１
の電源電位供給端子に結合され、ベースが前記第１のト
ランジスタのベースに接続されている第１極性の第２の
トランジスタと、ベースが前記第１のトランジスタのコ
レクタに接続され、エミッタが第３の抵抗素子を介して
前記第１の電源電位供給端子に結合されているている第
１極性の第３のトランジスタと、エミッタが前記第３の
トランジスタのエミッタに接続され、コレクタおよびベ
ースが前記第１および第２のトランジスタの共通ベース
に接続されている第１極性の第４のトランジスタと、前
記第３のトランジスタのコレクタに入力側端子が接続さ
れ、出力側端子が前記第４のトランジスタのコレクタに
接続され、前記第３のトランジスタのコレクタ電流に比
例した電流を前記第４のトランジスタのコレクタに供給
するカレントミラー回路と、前記電流入力端子に入力信
号に対応した交流信号電流を供給する手段とを具備し、
前記入力信号電圧に対応した電流出力を発生するように
構成されていることを第１の特徴とする。
する入力電流供給手段と、この入力電流供給手段からの
電流がコレクタに供給され、エミッタが第１の抵抗素子
を介して第１の電源電位供給端子に結合している第１極
性の第１のトランジスタと、コレクタが電流出力端子に
接続され、エミッタが第２の抵抗素子を介して前記第１
の電源電位供給端子に結合され、ベースが前記第１のト
ランジスタのベースに接続されている第１極性の第２の
トランジスタと、ベースが前記第１のトランジスタのコ
レクタに接続され、エミッタが第３の抵抗素子を介して
前記第１の電源電位供給端子に結合されているている第
１極性の第３のトランジスタと、エミッタが前記第３の
トランジスタのエミッタに接続され、コレクタおよびベ
ースが前記第１および第２のトランジスタの共通ベース
に接続されている第１極性の第４のトランジスタと、前
記第３のトランジスタのコレクタに入力側端子が接続さ
れ、出力側端子が前記第４のトランジスタのコレクタに
接続され、前記第３のトランジスタのコレクタ電流に比
例した電流を前記第４のトランジスタのコレクタに供給
するカレントミラー回路と、前記電流入力端子に入力信
号に対応した交流信号電流を供給する手段とを具備し、
前記入力信号電圧に対応した電流出力を発生するように
構成されていることを第１の特徴とする。
また、この発明による半導体回路にあっては、第１およ
び第２の電流入力端子と、第１および第２の電流出力端
子と、入力電流を前記第１および第２の電流入力端子に
それぞれ供給する第１および第２の入力電流供給手段
と、コレクタが前記第１の電流入力端子に結合され、エ
ミッタが第１の抵抗素子を介して第１の電源電圧供給端
子に結合している第１のトランジスタと、コレクタが前
記第１の電流出力端子に接続され、ベースが前記第１の
トランジスタのベースに接続されている第１極性の第２
のトランジスタと、前記第１のトランジスタのコレクタ
にベースが結合され、エミッタが第２の抵抗素子を介し
て前記第１の電源電位供給端子に結合されている第１極
性の第３のトランジスタと、エミッタが前記第３のトラ
ンジスタのエミッタに接続され、コレクタおよびベース
が前記第１および第２のトランジスタの共通ベースに接
続されている第１極性の第４のトランジスタと、前記第
３のトランジスタのコレクタに入力側端子が接続され、
出力側端子が前記第４のトランジスタのコレクタに接続
され、前記第３のトランジスタのコレクタ電流に比例し
た電流を前記第４のトランジスタのコレクタに供給する
第１のカレントミラー回路と、コレクタが前記第２の電
流入力端子に結合され、エミッタが第３の抵抗素子を介
して前記第１の電源電位供給端子に結合している第１極
性の第５のトランジスタと、コレクタが前記第２の電流
出力端子に接続され、ベースが前記第４のトランジスタ
のベースに接続されている第１極性の第６のトランジス
タと、前記第５のトランジスタのコレクタにベースが結
合され、エミッタが第４の抵抗素子を介して前記第１の
電源電位供給端子に結合されている第１極性の第７のト
ランジスタと、エミッタが前記第７のトランジスタのエ
ミッタに接続され、コレクタおよびベースが前記第５お
よび第６のトランジスタの共通ベースに接続されている
第１極性の第８のトランジスタと、前記第７のトランジ
スタのコレクタに入力側端子が接続され、出力側端子が
前記第８のトランジスタのコレクタに接続され、前記第
７のトランジスタのコレクタ電流に比例した電流を前記
第８のトランジスタのコレクタに供給する第２のカレン
トミラー回路と、前記第２および第６のトランジスタの
エミッタと前記第１の電源電位供給端子との間に挿入さ
れた△型またはＹ型の負荷回路と、前記第１の電流入力
端子に入力信号電圧に対応した交流信号電流を供給する
手段とを具備し、前記入力信号電圧に対応した第１およ
び第２の異なる電流出力を前記第１および第２の電流出
力端子から発生できることを第２の特徴とする。
び第２の電流入力端子と、第１および第２の電流出力端
子と、入力電流を前記第１および第２の電流入力端子に
それぞれ供給する第１および第２の入力電流供給手段
と、コレクタが前記第１の電流入力端子に結合され、エ
ミッタが第１の抵抗素子を介して第１の電源電圧供給端
子に結合している第１のトランジスタと、コレクタが前
記第１の電流出力端子に接続され、ベースが前記第１の
トランジスタのベースに接続されている第１極性の第２
のトランジスタと、前記第１のトランジスタのコレクタ
にベースが結合され、エミッタが第２の抵抗素子を介し
て前記第１の電源電位供給端子に結合されている第１極
性の第３のトランジスタと、エミッタが前記第３のトラ
ンジスタのエミッタに接続され、コレクタおよびベース
が前記第１および第２のトランジスタの共通ベースに接
続されている第１極性の第４のトランジスタと、前記第
３のトランジスタのコレクタに入力側端子が接続され、
出力側端子が前記第４のトランジスタのコレクタに接続
され、前記第３のトランジスタのコレクタ電流に比例し
た電流を前記第４のトランジスタのコレクタに供給する
第１のカレントミラー回路と、コレクタが前記第２の電
流入力端子に結合され、エミッタが第３の抵抗素子を介
して前記第１の電源電位供給端子に結合している第１極
性の第５のトランジスタと、コレクタが前記第２の電流
出力端子に接続され、ベースが前記第４のトランジスタ
のベースに接続されている第１極性の第６のトランジス
タと、前記第５のトランジスタのコレクタにベースが結
合され、エミッタが第４の抵抗素子を介して前記第１の
電源電位供給端子に結合されている第１極性の第７のト
ランジスタと、エミッタが前記第７のトランジスタのエ
ミッタに接続され、コレクタおよびベースが前記第５お
よび第６のトランジスタの共通ベースに接続されている
第１極性の第８のトランジスタと、前記第７のトランジ
スタのコレクタに入力側端子が接続され、出力側端子が
前記第８のトランジスタのコレクタに接続され、前記第
７のトランジスタのコレクタ電流に比例した電流を前記
第８のトランジスタのコレクタに供給する第２のカレン
トミラー回路と、前記第２および第６のトランジスタの
エミッタと前記第１の電源電位供給端子との間に挿入さ
れた△型またはＹ型の負荷回路と、前記第１の電流入力
端子に入力信号電圧に対応した交流信号電流を供給する
手段とを具備し、前記入力信号電圧に対応した第１およ
び第２の異なる電流出力を前記第１および第２の電流出
力端子から発生できることを第２の特徴とする。
（作用） 上記構成の半導体回路にあっては、第１および第２のト
ランジスタと同一極性の第３および第４のトランジスタ
と、カレントミラー回路と、電流源とによって差動増幅
器を形成し、その差動出力を第１および第２のトランジ
スタの共通ベースに供給することによってβ補償および
電流入力用となる第１のトランジスタのコレクタ・ベー
ス間電圧の安定化を実現している。また、エミッタ抵抗
素子によってベース・エミッタ間電圧のバラツキも補償
される。したがって、各トランジスタのβが小さい場合
でも、第１のトランジスタのコレクタ・エミッタ間電圧
が電源電位や入力電流の変動に影響されずに一定に保持
され、交流信号電流に応じた歪みのない安定した電流出
力を得る事ができる。さらに、第２発明の構成において
は、△型またはＹ型回路の負荷の調整などによって同一
入力信号電圧に対して２つの電流出力を、互いに相補な
差動出力として取り出すことが可能となる。この差動出
力はアンプを容易に構成できるなど、各種アナログ回路
に有効利用できる。
ランジスタと同一極性の第３および第４のトランジスタ
と、カレントミラー回路と、電流源とによって差動増幅
器を形成し、その差動出力を第１および第２のトランジ
スタの共通ベースに供給することによってβ補償および
電流入力用となる第１のトランジスタのコレクタ・ベー
ス間電圧の安定化を実現している。また、エミッタ抵抗
素子によってベース・エミッタ間電圧のバラツキも補償
される。したがって、各トランジスタのβが小さい場合
でも、第１のトランジスタのコレクタ・エミッタ間電圧
が電源電位や入力電流の変動に影響されずに一定に保持
され、交流信号電流に応じた歪みのない安定した電流出
力を得る事ができる。さらに、第２発明の構成において
は、△型またはＹ型回路の負荷の調整などによって同一
入力信号電圧に対して２つの電流出力を、互いに相補な
差動出力として取り出すことが可能となる。この差動出
力はアンプを容易に構成できるなど、各種アナログ回路
に有効利用できる。
（実施例） 以下、図面を参照してこの発明の実施例を説明する。
第１図はこの発明の一実施例に係わる半導体回路を示す
もので、NPNトランジスタQ1とNPNトランジスタQ2のベー
スは相互接続されており、トランジスタQ1のコレクタに
は入力電流Iinが供給され、トランジスタQ2のコレクタ
が出力電流Ioutの取出し端子となっている。トランジス
タQ1およびQ2の各エミッタは、抵抗R1およびR2を介して
接地端子にそれぞれ接続されている。また、トランジス
タQ1のコレクタにはNPNトランジスタQ3のベースが接続
されており、トランジスタQ3のコレクタはPNPトランジ
スタQ5のコレクタに接続されている。このトランジスタ
Q5のコレクタおよびベースは相互接続され、またトラン
ジスタQ5のベースにはPNPトランジスタQ6のベースが接
続されている。さらに、トランジスタQ5とQ6の各エミッ
タは電源Vcc端子に共通に接続されている。したがっ
て、トランジスタQ5とQ6とによって、カレントミラー回
路11が構成される。PNPトランジスタQ6のコレクタに
は、ベースおよびコレクタがトランジスタQ1とQ2の共通
ベースに接続されているNPNトランジスタQ4のコレクタ
が接続されており、このトランジスタQ4のエミッタはト
ランジスタQ3のエミッタに接続されている。また、その
共通エミッタは、抵抗R3を介して接地されている。
もので、NPNトランジスタQ1とNPNトランジスタQ2のベー
スは相互接続されており、トランジスタQ1のコレクタに
は入力電流Iinが供給され、トランジスタQ2のコレクタ
が出力電流Ioutの取出し端子となっている。トランジス
タQ1およびQ2の各エミッタは、抵抗R1およびR2を介して
接地端子にそれぞれ接続されている。また、トランジス
タQ1のコレクタにはNPNトランジスタQ3のベースが接続
されており、トランジスタQ3のコレクタはPNPトランジ
スタQ5のコレクタに接続されている。このトランジスタ
Q5のコレクタおよびベースは相互接続され、またトラン
ジスタQ5のベースにはPNPトランジスタQ6のベースが接
続されている。さらに、トランジスタQ5とQ6の各エミッ
タは電源Vcc端子に共通に接続されている。したがっ
て、トランジスタQ5とQ6とによって、カレントミラー回
路11が構成される。PNPトランジスタQ6のコレクタに
は、ベースおよびコレクタがトランジスタQ1とQ2の共通
ベースに接続されているNPNトランジスタQ4のコレクタ
が接続されており、このトランジスタQ4のエミッタはト
ランジスタQ3のエミッタに接続されている。また、その
共通エミッタは、抵抗R3を介して接地されている。
すなわち、この回路はNPNトランジスタQ3、Q4と、カレ
ントミラー回路11と、抵抗R3とによって差動増幅器を形
成し、その差動出力をトランジスタQ1とQ2の共通ベース
に供給することによってβ補償およびトランジスタQ1の
コレクタ・ベース間電圧の安定化を実現している。
ントミラー回路11と、抵抗R3とによって差動増幅器を形
成し、その差動出力をトランジスタQ1とQ2の共通ベース
に供給することによってβ補償およびトランジスタQ1の
コレクタ・ベース間電圧の安定化を実現している。
この回路におけるトランジスタQ1のコレクタ・ベース間
電圧にVcb1は、次のように与えられる。
電圧にVcb1は、次のように与えられる。
トランジスタQ1〜Q6のコレクタ電流、ベース電流をそれ
ぞれ対応してIc1〜Ic6、Ib1〜Ib6とし、NPNトランジス
タQ1〜Q4の各電流増幅率をβＮ、PNPトランジスタQ5、Q
6の各電流増幅率をβＰとすると、トランジスタQ1のコ
レクタ・ベース間電圧Vcb1は、 Vcb1＝Vbe3−Vbe4 … となる。ここで、Vbe3はVbe3＝VTln（Ic3/Is）で与えら
れ、Ic3は、 であるので、 Vbe4＝VTln（Ic4/Is） … となる。したがって、Vcb1は、 なる。ここで、Ic1/Ic4を求めなければならないが、Ic
1、Ic4は以下から求めることができる。
ぞれ対応してIc1〜Ic6、Ib1〜Ib6とし、NPNトランジス
タQ1〜Q4の各電流増幅率をβＮ、PNPトランジスタQ5、Q
6の各電流増幅率をβＰとすると、トランジスタQ1のコ
レクタ・ベース間電圧Vcb1は、 Vcb1＝Vbe3−Vbe4 … となる。ここで、Vbe3はVbe3＝VTln（Ic3/Is）で与えら
れ、Ic3は、 であるので、 Vbe4＝VTln（Ic4/Is） … となる。したがって、Vcb1は、 なる。ここで、Ic1/Ic4を求めなければならないが、Ic
1、Ic4は以下から求めることができる。
Vbe4＋（Ie3＋Ie4）R3＝Vbe1＋Ie1・R1 … Vbe4＝VTln（Ic4/Is） … （Ie3＋Ie4）・R3＝｛１＋（1/βＮ）｝Ic3・R3 ＋｛１＋（1/βＮ）｝Ic4・R3 これに式を代入し、R3＝R1/2とすると、 （Ie3＋Ie4）・R3 ＝（R1/2）・｛１＋（1/βＮ）｝・｛１＋（2/βＰ）｝ ・［｛１＋（1/βＮ）｝Ic4＋（2/βＮ）Ic1］ ＋（R1/2）・｛１＋（1/βＮ）｝Ic4 … Vbe1＝VTln（Ic1/Is） … Ie1・R1.＝｛１＋（1/βＮ）｝Ic1・R1 … 、、、、式より、 VTln(Ic1/Ic4) ＝(R1/2){１＋(1/βＮ)}・［１＋{１＋(2/βＰ)} ・{１＋(1/βＮ)}］Ic4＋(R1/2){１＋(1/βＮ)} ・２［(1/βＮ)}１＋(2/βＰ)}−１］Ic1 …′ 式′を満足するIc1/Ic4を計算すると、 Ic1/Ic4≒1.100 （βＰ＝10、βＮ＝70） Ic1/Ic4≒1.083 （βＰ＝10、βＮ＝350） Ic1/Ic4≒1.023 （βＰ＝150、βＮ＝70） Ic1/Ic4≒1.009 （βＰ＝150、βＮ＝350） 以上の値を′式に代入すると、 Vcb1＝5.90mv（βＰ＝10、βＮ＝70） ＝4.97mv（βＰ＝10、βＮ＝350） ＝1.45mv（βＰ＝150、βＮ＝10） ＝0.58mv（βＰ＝150、βＮ＝350） 以上の結果から明らかなように、Vcb1の変動は非常に小
さいものとなる。
さいものとなる。
したがって、図示のように、トランジスタQ1のコレクタ
に例えば抵抗ＲとキャパシタＣの直列接続を介して交流
電圧源Viを接続すれば、各トランジスタのβが小さい場
合にでも入力電流Iinの変動に影響をうけずに、電圧信
号に応じた歪みのない安定した電流出力を得ることが可
能となる。
に例えば抵抗ＲとキャパシタＣの直列接続を介して交流
電圧源Viを接続すれば、各トランジスタのβが小さい場
合にでも入力電流Iinの変動に影響をうけずに、電圧信
号に応じた歪みのない安定した電流出力を得ることが可
能となる。
第２図はこの発明の第２の実施例を示すもので、第１図
に示した回路を２個用い、各回路における電流出力用の
トランジスタQ2、Q2′のエミッタを抵抗で相互接続して
差動増幅器を構成した例である。第２図においては、抵
抗ＲとキャパシタＣの直列接続を介して交流電圧源Viを
一方の回路の電流入力端子に供給し、その電圧信号に応
じた第１および第２の電流出力をそれぞれQ2、Q2′のコ
レクタから取出している。この場合、トランジスタQ2の
コレクタ電流とトランジスタQ2′のコレクタ電流との関
係は、抵抗R10とR2とR2′の抵抗比で決定され、１つの
入力信号に対して値の異なる２つの出力信号を得ること
ができる。
に示した回路を２個用い、各回路における電流出力用の
トランジスタQ2、Q2′のエミッタを抵抗で相互接続して
差動増幅器を構成した例である。第２図においては、抵
抗ＲとキャパシタＣの直列接続を介して交流電圧源Viを
一方の回路の電流入力端子に供給し、その電圧信号に応
じた第１および第２の電流出力をそれぞれQ2、Q2′のコ
レクタから取出している。この場合、トランジスタQ2の
コレクタ電流とトランジスタQ2′のコレクタ電流との関
係は、抵抗R10とR2とR2′の抵抗比で決定され、１つの
入力信号に対して値の異なる２つの出力信号を得ること
ができる。
また、抵抗R10、R2およびR2′より成るΔ型回路は、Δ
−Ｙ変換して、Ｙ型回路としても同じ特性が得られるこ
とはもちろんである。
−Ｙ変換して、Ｙ型回路としても同じ特性が得られるこ
とはもちろんである。
［発明の効果］ 以上のようにこの発明によれば、電流入力用トランジス
タのコレクタ・ベース間電圧を安定にできると共に、ト
ランジスタβ依存性の少ない回路を得ることができ、特
に電圧−電流変換アンプの構成に適した回路となる。
タのコレクタ・ベース間電圧を安定にできると共に、ト
ランジスタβ依存性の少ない回路を得ることができ、特
に電圧−電流変換アンプの構成に適した回路となる。
第１図はこの発明の一実施例に係る半導体回路を説明す
る回路図、第２図はこの発明の他の実施例を説明する回
路図、第３図は従来の半導体回路を説明する回路図。 Q1,Q2,Q3,Q4……NPNトランジスタ、Q5.Q6……PNPトラン
ジスタ、11……カレントミラー回路。
る回路図、第２図はこの発明の他の実施例を説明する回
路図、第３図は従来の半導体回路を説明する回路図。 Q1,Q2,Q3,Q4……NPNトランジスタ、Q5.Q6……PNPトラン
ジスタ、11……カレントミラー回路。
Claims (2)
- 【請求項１】入力電流を供給する入力電流供給手段と、 この入力電流供給手段からの電流がコレクタに供給さ
れ、エミッタが第１の抵抗素子を介して第１の電源電位
供給端子に結合している第１極性の第１のトランジスタ
と、 コレクタが電流出力端子に接続され、エミッタが第２の
抵抗素子を介して前記第１の電源電位供給端子に結合さ
れ、ベースが前記第１のトランジスタのベースに接続さ
れている第１極性の第２のトランジスタと、 ベースが前記第１のトランジスタのコレクタに接続さ
れ、エミッタが第３の抵抗素子を介して前記第１の電源
電位供給端子に結合されているている第１極性の第３の
トランジスタと、 エミッタが前記第３のトランジスタのエミッタに接続さ
れ、コレクタおよびベースが前記第１および第２のトラ
ンジスタの共通ベースに接続されている第１極性の第４
のトランジスタと、 前記第３のトランジスタのコレクタに入力側端子が接続
され、出力側端子が前記第４のトランジスタのコレクタ
に接続され、前記第３のトランジスタのコレクタ電流に
比例した電流を前記第４のトランジスタのコレクタに供
給するカレントミラー回路と、 前記電流入力端子に入力信号電圧に対応した交流信号電
流を供給する手段とを具備し、前記入力信号電圧に対応
した電流出力を発生するように構成されていることを特
徴とする半導体回路。 - 【請求項２】第１および第２の電流入力端子と、 第１および第２の電流出力端子と、 入力電流を前記第１および第２の電流入力端子にそれぞ
れ供給する第１および第２の入力電流供給手段と、 コレクタが前記第１の電流入力端子に結合され、エミッ
タが第１の抵抗素子を介して第１の電源電位供給端子に
結合している第１極性の第１のトランジスタと、コレク
タが前記第１の電流出力端子に接続され、ベースが前記
第１のトランジスタのベースに接続されている第１極性
の第２のトランジスタと、 前記第１のトランジスタのコレクタにベースが結合さ
れ、エミッタが第２の抵抗素子を介して前記第１の電源
電位供給端子に結合されている第１極性の第３のトラン
ジスタと、 エミッタが前記第３のトランジスタのエミッタに接続さ
れ、コレクタおよびベースが前記第１および第２のトラ
ンジスタの共通ベースに接続されている第１極性の第４
のトランジスタと、 前記第３のトランジスタのコレクタに入力側端子が接続
され、出力側端子が前記第４のトランジスタのコレクタ
に接続され、前記第３のトランジスタのコレクタ電流に
比例した電流を前記第４のトランジスタのコレクタに供
給する第１のカレントミラー回路と、 コレクタが前記第２の電流入力端子に結合され、エミッ
タが第３の抵抗素子を介して前記第１の電源電位供給端
子に結合している第１極性の第５のトランジスタと、 コレクタが前記第２の電流出力端子に接続され、ベース
が前記第４のトランジスタのベースに接続されている第
１極性の第６のトランジスタと、 前記第５のトランジスタのコレクタにベースが結合さ
れ、エミッタが第４の抵抗素子を介して前記第１の電源
電位供給端子に結合されている第１極性の第７のトラン
ジスタと、 エミッタが前記第７のトランジスタのエミッタに接続さ
れ、コレクタおよびベースが前記第５および第６のトラ
ンジスタの共通ベースに接続されている第１極性の第８
のトランジスタと、 前記第７のトランジスタのコレクタに入力側端子が接続
され、出力側端子が前記第８のトランジスタのコレクタ
に接続され、前記第７のトランジスタのコレクタ電流に
比例した電流を前記第８のトランジスタのコレクタに供
給する第２のカレントミラー回路と、 前記第２および第６のトランジスタのエミッタと前記第
１の電源電位供給端子との間に挿入された△型またはＹ
型の負荷回路と、 前記第１の電流入力端子に入力信号電圧に対応した交流
信号電流を供給する手段とを具備し、前記入力信号電圧
に対応した第１および第２の異なる電流出力を前記第１
および第２の電流出力端子から発生できることを特徴と
する半導体回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140994A JPH0736494B2 (ja) | 1987-06-05 | 1987-06-05 | 半導体回路 |
| US07/201,218 US4857864A (en) | 1987-06-05 | 1988-06-02 | Current mirror circuit |
| KR1019880006731A KR900008752B1 (ko) | 1987-06-05 | 1988-06-04 | 전류미러회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140994A JPH0736494B2 (ja) | 1987-06-05 | 1987-06-05 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63304704A JPS63304704A (ja) | 1988-12-13 |
| JPH0736494B2 true JPH0736494B2 (ja) | 1995-04-19 |
Family
ID=15281683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140994A Expired - Fee Related JPH0736494B2 (ja) | 1987-06-05 | 1987-06-05 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736494B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069326B2 (ja) * | 1983-05-26 | 1994-02-02 | ソニー株式会社 | カレントミラー回路 |
| JPS59221014A (ja) * | 1983-05-30 | 1984-12-12 | Sony Corp | 電圧電流変換回路 |
| JPS62161205A (ja) * | 1986-01-10 | 1987-07-17 | Mitsubishi Electric Corp | 定電流回路 |
-
1987
- 1987-06-05 JP JP62140994A patent/JPH0736494B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63304704A (ja) | 1988-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857864A (en) | Current mirror circuit | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPS6155288B2 (ja) | ||
| US5635884A (en) | Grounded inductance circuit using gyrator circuit | |
| US4928073A (en) | DC amplifier | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPH0479166B2 (ja) | ||
| US5402061A (en) | Temperature independent current source | |
| JPH0736494B2 (ja) | 半導体回路 | |
| JPS6154286B2 (ja) | ||
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH07129699A (ja) | 積分器 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPH0272705A (ja) | 電流電圧変換回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0347010B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6323573B2 (ja) | ||
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH0363847B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |