JPS62161205A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS62161205A JPS62161205A JP61003760A JP376086A JPS62161205A JP S62161205 A JPS62161205 A JP S62161205A JP 61003760 A JP61003760 A JP 61003760A JP 376086 A JP376086 A JP 376086A JP S62161205 A JPS62161205 A JP S62161205A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- output
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は定電流回路に係り、特に同一極性を有する一
対のトランジスタから構成される定電流回路において入
力電流と出力電流との誤差を低減せしめた定電流回路に
関するものである。
対のトランジスタから構成される定電流回路において入
力電流と出力電流との誤差を低減せしめた定電流回路に
関するものである。
〔従来の技術〕 □
従来、定電流回路としては、例えばｎｐｎ ）ランジス
タのベース・エミッタ間に電流を流し、そのベース端子
の電圧を利用して、第２のｎｐｎ）ランジスタに電流を
流す回路形式のカレントミラー回路があシ、その−例を
第２図に示す。第２図の回路の動作原理は次の通シであ
る。ベースとコレクタ端子をショートした第１のｎｐｎ
）ランジスタＱ１に入力電流ＩＯを流した場合、この
トランジスタＱｌのベースとショートした第２のｎｐｎ
トランジスタＱ２に流れる出力電流ｒｏｕｔは、各トラ
ンジスタＱｌ、Ｑｚのベース電流を無視すると、次式で
表わせる。
タのベース・エミッタ間に電流を流し、そのベース端子
の電圧を利用して、第２のｎｐｎ）ランジスタに電流を
流す回路形式のカレントミラー回路があシ、その−例を
第２図に示す。第２図の回路の動作原理は次の通シであ
る。ベースとコレクタ端子をショートした第１のｎｐｎ
）ランジスタＱ１に入力電流ＩＯを流した場合、この
トランジスタＱｌのベースとショートした第２のｎｐｎ
トランジスタＱ２に流れる出力電流ｒｏｕｔは、各トラ
ンジスタＱｌ、Ｑｚのベース電流を無視すると、次式で
表わせる。
ただし、ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：電子の電荷
エ３：飽和電流
Ｉｏｕ ｔ ’； Ｉ ｏ （２１つ
まシ、第１のｎｐｎ ）ランジスタＱｌの基準の入力電
流Ｉｏに対して第２のｎｐｎ トランジスタＱ２の出力
電流はそれに等しくなる。
まシ、第１のｎｐｎ ）ランジスタＱｌの基準の入力電
流Ｉｏに対して第２のｎｐｎ トランジスタＱ２の出力
電流はそれに等しくなる。
しかし、上記した従来の定電流回路は、次のような問題
点があった。すなわち、各トランジスタの直流電流増幅
率ｈＦＥを無視できない場合（ペース電流を無視できな
い場合）、 上記（２）式は、 Ｉｏｕｔ＝Ｉｏ ２ＩＢ ただし、ＩＢ：各トランジスタＱｌ、Ｑ２０ペース電流
となシ、第２のトランジスタＱ２のコレクタ側に流れる
出力電流Ｉｏｕｔは２ＩＢ だけ誤差を生じてしまう
ことになる。
点があった。すなわち、各トランジスタの直流電流増幅
率ｈＦＥを無視できない場合（ペース電流を無視できな
い場合）、 上記（２）式は、 Ｉｏｕｔ＝Ｉｏ ２ＩＢ ただし、ＩＢ：各トランジスタＱｌ、Ｑ２０ペース電流
となシ、第２のトランジスタＱ２のコレクタ側に流れる
出力電流Ｉｏｕｔは２ＩＢ だけ誤差を生じてしまう
ことになる。
この発明は、上記のような問題点を解消するためになさ
れたもので、トランジスタのｈＦＥを無視できない場合
に出力電流に誤差を生じさせることなく、その出力電流
の精度を高めた定電流回路を提供することを目的とする
。
れたもので、トランジスタのｈＦＥを無視できない場合
に出力電流に誤差を生じさせることなく、その出力電流
の精度を高めた定電流回路を提供することを目的とする
。
この発明に係る定電流回路は、コレクタ側に基準電流が
供給される第１のトランジスタと、この第１のトランジ
スタのペースおよびエミッタ側にそれぞれペース、エミ
ッタが共通に接続された前記第１のトランジスタと同一
極性を有する第２のトランジスタと、前記第１のトラン
ジスタのコレクタ側に非反転入力端が接続され、かつ反
転入力端がその出力端側に接続されて該出力端が前記第
１および第２のトランジスタのペース側に共通に接続さ
れた演算増幅器を備え、前記第２のトランジスタのコレ
クタ側に流れる電流を出力電流として取り出すようにし
たものである０ 〔作 用〕 この発明の定電流回路においては、演算増幅器を用いて
、その出力によって第１および第２のトランジスタのペ
ース電流を供給することにより、演算増幅器の入力バイ
アス電流はほぼ無限小であるため、この演算増幅器に対
しては第１のトランジスタの基準となる入力電流Ｉｏは
ほとんど変化しない。従って、この入力電流ＩＯは当該
トランジスタのコレクタ電流Ｉｅとなシ、第２のトラン
ジスタのコレクタ電流と等しくなる。
供給される第１のトランジスタと、この第１のトランジ
スタのペースおよびエミッタ側にそれぞれペース、エミ
ッタが共通に接続された前記第１のトランジスタと同一
極性を有する第２のトランジスタと、前記第１のトラン
ジスタのコレクタ側に非反転入力端が接続され、かつ反
転入力端がその出力端側に接続されて該出力端が前記第
１および第２のトランジスタのペース側に共通に接続さ
れた演算増幅器を備え、前記第２のトランジスタのコレ
クタ側に流れる電流を出力電流として取り出すようにし
たものである０ 〔作 用〕 この発明の定電流回路においては、演算増幅器を用いて
、その出力によって第１および第２のトランジスタのペ
ース電流を供給することにより、演算増幅器の入力バイ
アス電流はほぼ無限小であるため、この演算増幅器に対
しては第１のトランジスタの基準となる入力電流Ｉｏは
ほとんど変化しない。従って、この入力電流ＩＯは当該
トランジスタのコレクタ電流Ｉｅとなシ、第２のトラン
ジスタのコレクタ電流と等しくなる。
以下、この発明を図面に示す実施例に基づいて説明する
。
。
第１図はこの発明の一実施例による定電流回路を示す回
路構成図である。この実施例の定電流回路は、コレクタ
側に基準の入力電流工０が供給される第１のｎｐｎ
）ランジスタＱ１と第２のｎｐｎトランジスタＱ２が対
をなし、これらトランジスタＱ＋ 、Ｑｚのペースおよ
びエミッタ側がそれぞれ共通に接続される点は、上記し
た第２図に示すものと同様であるが、第１のｎｐｎ ト
ランジスタＱ１のコレクタ側に一方の非反転入力端午）
が接続され、かつ他方の反転入力端←）が出力端側に接
続されてその出力端が第１および第２のｎｐｎ トラ
ンジスタＱｌ 、Ｑ２のペース側に共通に接続された演
算増幅器Ａを設け、第２のｎｐｎ トランジスタＱ２の
コレクタ側に流れる電流を出力電流として取り出すよう
に構成されている。 なお、図中、同一符号は同一また
は相当部分を示し、ＶＢは電源電位を、ＧＮＤはグラン
ド電位をそれぞれ示している。
路構成図である。この実施例の定電流回路は、コレクタ
側に基準の入力電流工０が供給される第１のｎｐｎ
）ランジスタＱ１と第２のｎｐｎトランジスタＱ２が対
をなし、これらトランジスタＱ＋ 、Ｑｚのペースおよ
びエミッタ側がそれぞれ共通に接続される点は、上記し
た第２図に示すものと同様であるが、第１のｎｐｎ ト
ランジスタＱ１のコレクタ側に一方の非反転入力端午）
が接続され、かつ他方の反転入力端←）が出力端側に接
続されてその出力端が第１および第２のｎｐｎ トラ
ンジスタＱｌ 、Ｑ２のペース側に共通に接続された演
算増幅器Ａを設け、第２のｎｐｎ トランジスタＱ２の
コレクタ側に流れる電流を出力電流として取り出すよう
に構成されている。 なお、図中、同一符号は同一また
は相当部分を示し、ＶＢは電源電位を、ＧＮＤはグラン
ド電位をそれぞれ示している。
このように、上記実施例の回路構成によると、基準の入
力電流■ｏを第１のｎｐｎ トランジスタＱｌに流した
場合、このトランジスタＱ１のペース・エミッタ間にそ
の電圧ＶＢＥＩが生じるが、第１および第２の ｎｐｎ
トランジスタＱｌ、Ｑ２に流れるペース電流は演算
増幅器Ａの出力よシ供給されておシ、入力電流ＩＯは無
関係に設定される。
力電流■ｏを第１のｎｐｎ トランジスタＱｌに流した
場合、このトランジスタＱ１のペース・エミッタ間にそ
の電圧ＶＢＥＩが生じるが、第１および第２の ｎｐｎ
トランジスタＱｌ、Ｑ２に流れるペース電流は演算
増幅器Ａの出力よシ供給されておシ、入力電流ＩＯは無
関係に設定される。
なぜならば、演算増幅器Ａの入力バイアス電流は入力電
流ＩＯに対して十分無視し得るように選ぶことができる
からである。すなわち、第１および第２のｎｐｎ）ラン
ジスタＱｌ、Ｑ２の各ヘース・エミッタ間電圧をそれぞ
れＶＢＥＩ 、 ＶＥＥ２とすると、これらは次式で表
わせる。
流ＩＯに対して十分無視し得るように選ぶことができる
からである。すなわち、第１および第２のｎｐｎ）ラン
ジスタＱｌ、Ｑ２の各ヘース・エミッタ間電圧をそれぞ
れＶＢＥＩ 、 ＶＥＥ２とすると、これらは次式で表
わせる。
ｋＴ Ｉｏｕｔ＋ＩＢ
ＶＢＥ２＝−！ｎ ｒ 、 （５）上式＋４
１ ＝ （５）よシ Ｉｏ ＋ ＩＢ ＝ Ｉｏｕｔ ＋ ＩＢ
（６）即ち、 Ｉｏｕｔ ＝ Ｉｏ （７１とな
る。よって、第２のｎｐｎ ）ランジスタＱ１のコレ
クタ側に流れる出力電流Ｉｏｕｔは、第１のｎｐｎ ）
ランジスタＱｌ のコレクタ側に供給される基準の入力
電流ｒｅと等しくなシ、その結果、誤差のない出力電流
Ｉｏｕｔが得られる。
１ ＝ （５）よシ Ｉｏ ＋ ＩＢ ＝ Ｉｏｕｔ ＋ ＩＢ
（６）即ち、 Ｉｏｕｔ ＝ Ｉｏ （７１とな
る。よって、第２のｎｐｎ ）ランジスタＱ１のコレ
クタ側に流れる出力電流Ｉｏｕｔは、第１のｎｐｎ ）
ランジスタＱｌ のコレクタ側に供給される基準の入力
電流ｒｅと等しくなシ、その結果、誤差のない出力電流
Ｉｏｕｔが得られる。
以上のように、この発明の定電流回路によれば、対をな
す第１のトランジスタと第２のトランジスタとの間に演
算増幅器を介在して、この演算増幅器によって各トラン
ジスタのベース電流を供給するようにしたので、従来の
ようにトランジスタのペース電流分に影響を受けること
はなく、出力電流が基準の入力電流と等しくなシ、これ
によってＭ度の高いカレントミラー回路が得られる効果
がある。
す第１のトランジスタと第２のトランジスタとの間に演
算増幅器を介在して、この演算増幅器によって各トラン
ジスタのベース電流を供給するようにしたので、従来の
ようにトランジスタのペース電流分に影響を受けること
はなく、出力電流が基準の入力電流と等しくなシ、これ
によってＭ度の高いカレントミラー回路が得られる効果
がある。
第１図はこの発明の一実施例を示す回路図、第２図は従
来の定電流回路を示す回路図である。 Ａ・・φ・演算増幅器、Ｑｌ−・・・第１のｎｐｎ
）ランジスタ、Ｑ２・・・・第２のｎｐｎ ）ランジス
タ、Ｉｏ ・・・・入力電流、Ｉｏｕｔ・・・・出力電
流。
来の定電流回路を示す回路図である。 Ａ・・φ・演算増幅器、Ｑｌ−・・・第１のｎｐｎ
）ランジスタ、Ｑ２・・・・第２のｎｐｎ ）ランジス
タ、Ｉｏ ・・・・入力電流、Ｉｏｕｔ・・・・出力電
流。
Claims (1)
- コレクタ側に基準電流が供給される第１のトランジスタ
と、この第１のトランジスタのベースおよびエミッタ側
にそれぞれベース、エミッタが共通に接続された前記第
１のトランジスタと同一極性を有する第２のトランジス
タと、前記第１のトランジスタのコレクタ側に非反転入
力端が接続され、かつ反転入力端がその出力端側に接続
されて該出力端が前記第１および第２のトランジスタの
ベース側に共通に接続された演算増幅器を備え、前記第
２のトランジスタのコレクタ側に流れる電流を出力電流
として取り出すようにしたことを特徴とする定電流回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003760A JPS62161205A (ja) | 1986-01-10 | 1986-01-10 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003760A JPS62161205A (ja) | 1986-01-10 | 1986-01-10 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62161205A true JPS62161205A (ja) | 1987-07-17 |
Family
ID=11566131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61003760A Pending JPS62161205A (ja) | 1986-01-10 | 1986-01-10 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62161205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304704A (ja) * | 1987-06-05 | 1988-12-13 | Toshiba Corp | 半導体回路 |
-
1986
- 1986-01-10 JP JP61003760A patent/JPS62161205A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304704A (ja) * | 1987-06-05 | 1988-12-13 | Toshiba Corp | 半導体回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02117208A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JPS5995621A (ja) | 基準電圧回路 | |
| EP0419819B1 (en) | Current mirror | |
| JPH01137709A (ja) | 差動増幅器 | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH0212509A (ja) | 定電圧回路 | |
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JP2743367B2 (ja) | 定電流回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPS6354809A (ja) | バイアス回路 | |
| JPS6276802A (ja) | 反転増幅器 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPH0450520Y2 (ja) | ||
| JPS63296404A (ja) | 差動増幅回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH02265310A (ja) | 対数圧縮増幅回路 | |
| JPS63309014A (ja) | 電圧−電流変換回路 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPS6282805A (ja) | 入力回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH0254608A (ja) | 定電流回路 | |
| JPH0680997B2 (ja) | 掛算回路 |