JPH0736504B2 - マスタースレーブ型ｄタイプフリップフロップ回路 - Google Patents
マスタースレーブ型ｄタイプフリップフロップ回路Info
- Publication number
- JPH0736504B2 JPH0736504B2 JP63187440A JP18744088A JPH0736504B2 JP H0736504 B2 JPH0736504 B2 JP H0736504B2 JP 63187440 A JP63187440 A JP 63187440A JP 18744088 A JP18744088 A JP 18744088A JP H0736504 B2 JPH0736504 B2 JP H0736504B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- base
- section
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路に関し、特にマスタースレーブ型Ｄタ
イプフリップフロップ回路に関する。
イプフリップフロップ回路に関する。
第２図，第３図は従来のマスタースレーブ型Ｄタイプフ
リップフロップの回路図である。図において、1.6は電
源端子、2,3はデータ入力端子、4,5,32はクロック入力
端子、16,25は定電流源、7,8,12,13,14,15,17,18,21,2
2,23,24,26,27,33,34はトランジスタ、10,11,19,20,28,
29,35,36は抵抗、30,31はデータ出力端子である。
リップフロップの回路図である。図において、1.6は電
源端子、2,3はデータ入力端子、4,5,32はクロック入力
端子、16,25は定電流源、7,8,12,13,14,15,17,18,21,2
2,23,24,26,27,33,34はトランジスタ、10,11,19,20,28,
29,35,36は抵抗、30,31はデータ出力端子である。
第２図では、マスターからスレーブへのデータ転送時、
スレーブ部の入力トランジスタを飽和させないためと、
マスター部の帰還がかかるトランジスタを飽和させない
ためにマスタースレーブ間にエミッタホロワを付加し、
スレーブ部の帰還のかかるトランジスタを飽和させない
ためと、ECL出力を可能にする目的で、スレーブ後段で
エミッタホロワを付加する回路構成になっている。
スレーブ部の入力トランジスタを飽和させないためと、
マスター部の帰還がかかるトランジスタを飽和させない
ためにマスタースレーブ間にエミッタホロワを付加し、
スレーブ部の帰還のかかるトランジスタを飽和させない
ためと、ECL出力を可能にする目的で、スレーブ後段で
エミッタホロワを付加する回路構成になっている。
また、第３図では、マスターからスレーブへのデータ転
送時、スレーブの入力トランジスタを飽和させないため
と、マスター部、スレーブ部でそれぞれ帰還がかかるト
ランジスタを飽和させないために、マスター部、スレー
ブ部の論理振幅を小さくしているため、エミッタホロワ
を必要としない回路構成になっている。
送時、スレーブの入力トランジスタを飽和させないため
と、マスター部、スレーブ部でそれぞれ帰還がかかるト
ランジスタを飽和させないために、マスター部、スレー
ブ部の論理振幅を小さくしているため、エミッタホロワ
を必要としない回路構成になっている。
第２図はマスタースレーブの後に、それぞれエミッタホ
ロワを１段入れた回路である。マスター後段のエミッタ
ホロワは、マスターからスレーブにデータを転送すると
き、スレーブの入力トランジスタ17とトランジスタ18を
飽和させないためと、マスター側のトランジスタ11のベ
ース、トランジスタ12のベースに帰還がかかるとき、ト
ランジスタ12とトランジスタ13を飽和させないために用
いられ、スレーブ部のエミッタホロワは、トランジスタ
21のベース、トランジスタ22のベースに帰還がかかると
き、トランジスタ21とトランジスタ22を飽和させないた
めと、ECL出力を可能とし、次段へのインターフェイス
を容易にするために用いられているが、エミッタホロワ
を４つ用いるため消費電流が多くなる欠点がある。
ロワを１段入れた回路である。マスター後段のエミッタ
ホロワは、マスターからスレーブにデータを転送すると
き、スレーブの入力トランジスタ17とトランジスタ18を
飽和させないためと、マスター側のトランジスタ11のベ
ース、トランジスタ12のベースに帰還がかかるとき、ト
ランジスタ12とトランジスタ13を飽和させないために用
いられ、スレーブ部のエミッタホロワは、トランジスタ
21のベース、トランジスタ22のベースに帰還がかかると
き、トランジスタ21とトランジスタ22を飽和させないた
めと、ECL出力を可能とし、次段へのインターフェイス
を容易にするために用いられているが、エミッタホロワ
を４つ用いるため消費電流が多くなる欠点がある。
また、第３図はエミッタホロワを用いない回路である。
第３図の回路は消費電流を少なくできるが、マスター部
のトランジスタ12のベース、トランジスタ13のベースに
帰還がかかるとき、トランジスタ12とトランジスタ13を
飽和させないためと、マスター部からスレーブ部にデー
タを転送するとき、スレーブ部のトランジスタ17とトラ
ンジスタ18を飽和させないためと、スレーブ部のトラン
ジスタ21のベースとトランジスタ22のベースに帰還がか
かるとき、トランジスタ21とトランジスタ22を飽和させ
ないために、マスタースレーブでそれぞれ論理振幅を小
さくしている。しかし、スレーブ部の論理振幅が小さい
ため、次段へのインターフェイスに制限を持つという欠
点がある。
第３図の回路は消費電流を少なくできるが、マスター部
のトランジスタ12のベース、トランジスタ13のベースに
帰還がかかるとき、トランジスタ12とトランジスタ13を
飽和させないためと、マスター部からスレーブ部にデー
タを転送するとき、スレーブ部のトランジスタ17とトラ
ンジスタ18を飽和させないためと、スレーブ部のトラン
ジスタ21のベースとトランジスタ22のベースに帰還がか
かるとき、トランジスタ21とトランジスタ22を飽和させ
ないために、マスタースレーブでそれぞれ論理振幅を小
さくしている。しかし、スレーブ部の論理振幅が小さい
ため、次段へのインターフェイスに制限を持つという欠
点がある。
本発明の目的は前記課題を解決したマスタースレーブ型
Ｄタイプフリップフロップ回路を提供することにある。
Ｄタイプフリップフロップ回路を提供することにある。
前記目的を達成するため、本発明は半導体集積回路のEC
Lで構成されるマスタースレーブ型Ｄタイプフリップフ
ロップ回路のマスター部において、論理振幅を生成する
第１の抵抗の一端と第２の抵抗の一端をダイオードのカ
ソードに接続し、ダイオードのアノードを電源に接続
し、第１の抵抗の他端をマスター部の帰還差動対の一方
のベース入力、及びスレーブ部の入力差動対のベース入
力に接続し、また第２の抵抗の他端をマスター部の帰還
差動対の他方のベース入力及びスレーブ部の入力差動対
のベース入力に接続したものである。
Lで構成されるマスタースレーブ型Ｄタイプフリップフ
ロップ回路のマスター部において、論理振幅を生成する
第１の抵抗の一端と第２の抵抗の一端をダイオードのカ
ソードに接続し、ダイオードのアノードを電源に接続
し、第１の抵抗の他端をマスター部の帰還差動対の一方
のベース入力、及びスレーブ部の入力差動対のベース入
力に接続し、また第２の抵抗の他端をマスター部の帰還
差動対の他方のベース入力及びスレーブ部の入力差動対
のベース入力に接続したものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例の回路図である。
図において、トランジスタ7,8,12と13等はマスター部の
差動対を構成し、トランジスタ17と18,21,22はスレーブ
部の差動対を構成している。本発明はマスター部の抵抗
10の片端と抵抗11の片端をダイオード９のカソードに接
続し、ダイオード９のアノードを電源端子１に接続し、
抵抗10の他端をトランジスタ13のベースと、トランジス
タ17のベースに接続し、抵抗11の他端をトランジスタ12
のベースとトランジスタ18のベースに接続している。そ
の他の構成は従来と同じである。
差動対を構成し、トランジスタ17と18,21,22はスレーブ
部の差動対を構成している。本発明はマスター部の抵抗
10の片端と抵抗11の片端をダイオード９のカソードに接
続し、ダイオード９のアノードを電源端子１に接続し、
抵抗10の他端をトランジスタ13のベースと、トランジス
タ17のベースに接続し、抵抗11の他端をトランジスタ12
のベースとトランジスタ18のベースに接続している。そ
の他の構成は従来と同じである。
次に動作の説明をする。ダイオード９での電圧降下は定
電流源16によって決まり、常に一定値となっている。こ
のため、抵抗10、抵抗11で生成されるデータ信号は、ダ
イオード９の電圧降下分だけ電位が常に低くなる。した
がって、抵抗10の片端とトランジスタ12のベースを接続
し、抵抗11の片端とトランジスタ13のベースを接続して
もトランジスタ12とトランジスタ13のベース電位がコレ
クタ電位よりも常に低くなるため飽和は起こらない。ま
た、抵抗10の片端とトランジスタ17のベースを接続し、
抵抗11の片端とトランジスタ18のベースを接続してもト
ランジスタ17とトランジスタ18のベース電位がコレクタ
電位よりも常に低くなるため飽和は起こらない。よっ
て、マスタースレーブ間にエミッタホロワを介す必要が
ないため、エミッタホロワ２つ分の消費電流が少なくな
る。
電流源16によって決まり、常に一定値となっている。こ
のため、抵抗10、抵抗11で生成されるデータ信号は、ダ
イオード９の電圧降下分だけ電位が常に低くなる。した
がって、抵抗10の片端とトランジスタ12のベースを接続
し、抵抗11の片端とトランジスタ13のベースを接続して
もトランジスタ12とトランジスタ13のベース電位がコレ
クタ電位よりも常に低くなるため飽和は起こらない。ま
た、抵抗10の片端とトランジスタ17のベースを接続し、
抵抗11の片端とトランジスタ18のベースを接続してもト
ランジスタ17とトランジスタ18のベース電位がコレクタ
電位よりも常に低くなるため飽和は起こらない。よっ
て、マスタースレーブ間にエミッタホロワを介す必要が
ないため、エミッタホロワ２つ分の消費電流が少なくな
る。
また、スレーブ部側の論理振幅を大きくしても、スレー
ブ部のエミッタホロワは付けているため、トランジスタ
21、トランジスタ22は飽和せず、ECL出力が可能とな
る。
ブ部のエミッタホロワは付けているため、トランジスタ
21、トランジスタ22は飽和せず、ECL出力が可能とな
る。
以上説明したように本発明はマスター部のデータの電位
をダイオードを用いて下げることにより、マスタースレ
ーブ間にエミッタホロワを入れる必要をなくすことによ
り消費電流を少なくし、スレーブ部にはエミッタホロワ
を付加することによりECLで出力できる効果がある。
をダイオードを用いて下げることにより、マスタースレ
ーブ間にエミッタホロワを入れる必要をなくすことによ
り消費電流を少なくし、スレーブ部にはエミッタホロワ
を付加することによりECLで出力できる効果がある。
第１図は本発明の一実施例を示す回路図、第２図，第３
図は従来のマスタースレーブ型Ｄタイプフリップフロッ
プ回路である。 1,6……電源端子、2,3……データ入力端子、4,5,32……
クロック入力端子、９……ダイオード、7,8,12,13,14,1
5,17,18,21,22,23,24,26,27……トランジスタ、10,11,1
9,20,28,29……抵抗、16,25……定電流源、30,31……デ
ータ出力端子
図は従来のマスタースレーブ型Ｄタイプフリップフロッ
プ回路である。 1,6……電源端子、2,3……データ入力端子、4,5,32……
クロック入力端子、９……ダイオード、7,8,12,13,14,1
5,17,18,21,22,23,24,26,27……トランジスタ、10,11,1
9,20,28,29……抵抗、16,25……定電流源、30,31……デ
ータ出力端子
Claims (1)
- 【請求項１】半導体集積回路のECLで構成されるマスタ
ースレーブ型Ｄタイプフリップフロップ回路のマスター
部において、論理振幅を生成する第１の抵抗の一端と第
２の抵抗の一端をダイオードのカソードに接続し、ダイ
オードのアノードを電源に接続し、第１の抵抗の他端を
マスター部の帰還差動対の一方のベース入力、及びスレ
ーブ部の入力差動対のベース入力に接続し、また第２の
抵抗の他端をマスター部の帰還差動対の他方のベース入
力及びスレーブ部の入力差動対のベース入力に接続した
ことを特徴とするマスタースレーブ型Ｄタイプフリップ
フロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187440A JPH0736504B2 (ja) | 1988-07-27 | 1988-07-27 | マスタースレーブ型ｄタイプフリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187440A JPH0736504B2 (ja) | 1988-07-27 | 1988-07-27 | マスタースレーブ型ｄタイプフリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236610A JPH0236610A (ja) | 1990-02-06 |
| JPH0736504B2 true JPH0736504B2 (ja) | 1995-04-19 |
Family
ID=16206100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63187440A Expired - Lifetime JPH0736504B2 (ja) | 1988-07-27 | 1988-07-27 | マスタースレーブ型ｄタイプフリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736504B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123035B2 (en) | 2011-04-22 | 2015-09-01 | Angel A. Penilla | Electric vehicle (EV) range extending charge systems, distributed networks of charge kiosks, and charge locating mobile apps |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776201B2 (ja) * | 1993-05-31 | 1998-07-16 | 日本電気株式会社 | フリップフロップ回路 |
| US6935002B1 (en) | 1997-10-13 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal circuit device |
| JP2009201048A (ja) * | 2008-02-25 | 2009-09-03 | Nippon Telegr & Teleph Corp <Ntt> | フリップフロップ回路および半導体装置 |
-
1988
- 1988-07-27 JP JP63187440A patent/JPH0736504B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123035B2 (en) | 2011-04-22 | 2015-09-01 | Angel A. Penilla | Electric vehicle (EV) range extending charge systems, distributed networks of charge kiosks, and charge locating mobile apps |
| US9129272B2 (en) | 2011-04-22 | 2015-09-08 | Angel A. Penilla | Methods for providing electric vehicles with access to exchangeable batteries and methods for locating, accessing and reserving batteries |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0236610A (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| EP0154330A2 (en) | Data storage element | |
| US3617776A (en) | Master slave flip-flop | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| JPH0236610A (ja) | マスタースレーブ型ｄタイプフリップフロップ回路 | |
| US4270062A (en) | "D" Flip-flop | |
| EP0523747A1 (en) | Latch circuit | |
| JPS6316047B2 (ja) | ||
| JP2776201B2 (ja) | フリップフロップ回路 | |
| JP3872193B2 (ja) | Ｄ／ａコンバータのメモリセル用回路装置 | |
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPS59164338U (ja) | 雑音防止回路 | |
| JP2746414B2 (ja) | エミッタ結合論理回路装置 | |
| JP3206178B2 (ja) | 半導体集積回路 | |
| JPS60132037U (ja) | 論理回路 | |
| JPS59125117U (ja) | トランジスタ回路 | |
| JPS62165431A (ja) | エミツタ結合ａｎｄゲ−ト回路 | |
| JPS59163920A (ja) | 論理回路 | |
| JPS6059819A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS63234621A (ja) | Ｅｃｌ論理回路 | |
| JPH01261910A (ja) | データ保持回路 | |
| JPH0720053B2 (ja) | フリップフロップ回路 | |
| JPS611910U (ja) | 電圧発生回路 | |
| JPS59180398U (ja) | Ｅｃｌ回路出力による発光ダイオ−ド制御回路 | |
| JPS595748A (ja) | 半導体集積回路装置 |