JPH0738400B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0738400B2
JPH0738400B2 JP4119996A JP11999692A JPH0738400B2 JP H0738400 B2 JPH0738400 B2 JP H0738400B2 JP 4119996 A JP4119996 A JP 4119996A JP 11999692 A JP11999692 A JP 11999692A JP H0738400 B2 JPH0738400 B2 JP H0738400B2
Authority
JP
Japan
Prior art keywords
finger
lead frame
semiconductor chip
thin
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4119996A
Other languages
English (en)
Other versions
JPH05308092A (ja
Inventor
博士 嶋津
康雄 山下
正義 鈴記
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP4119996A priority Critical patent/JPH0738400B2/ja
Publication of JPH05308092A publication Critical patent/JPH05308092A/ja
Publication of JPH0738400B2 publication Critical patent/JPH0738400B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はIC,LSI等の半導体
チップを固定するのに用いるリードフレームに関する。
【0002】
【従来の技術】従来より半導体チップを樹脂モールドで
一体化して複数ピンを突設した半導体装置の組立てには
金属性のリードフレームが用いられている。このリード
フレーム10は薄い金属板をプレスで打ち抜いたり、エ
ッチングなどによって形成されており、その形状は図6
に示すように、半導体チップ1を取り付ける矩形のタブ
2をその4隅において支持するタブリード3と、タブ2
の周縁に内端を臨ませる複数のフィンガ4と、これらフ
ィンガ4及びタブリード3の外端を支持する枠部5と、
枠部5の両側縁に沿って定間隔に設けられたスプロケッ
ト孔6とからなっている。
【0003】このようなリードフレーム10を用いて半
導体装置を組み立てるには、まずタブ2に対向させ半導
体チップ1を取り付けた後、半導体チップ1の各電極と
これに対応するフィンガ4の内端をワイヤあるいはワイ
ヤを用いず直接に接続し、その後矩形枠部5の内側領域
を合成樹脂でモールドし半導体チップ1を被覆し、次い
で枠部5を切除し、フラットリードあるいはインライン
型の半導体装置を得るのである。
【0004】ワイヤを用いず直接に接続するものとして
は図7に示すように、シリコン7上に形成されたアルミ
ニウム電極8がシリコン表面に形成された保護膜9より
薄く、半導体チップ1の内方に形成されているため、こ
の電極8と接続されるフィンガ4の先端にはバンプ4a
を突設して接触を確実に行うようにしている。このよう
なバンプ4aは、フィンガ4の先端を残して肉薄状にな
るまでエッチングする方法や、肉薄状のフィンガ4の先
端に、別途製作されたバンプ突起を接合することによっ
て作られる。
【0005】
【発明が解決しようとする課題】ところで、上記の半導
体装置にあってはリードフレーム10のフィンガ4と半
導体チップ1の電極との接続作業が極めて困難なもので
ある。最近のように半導体装置のピン数、即ちリードフ
レーム10のフィンガ4の数が増加し、しかも小型化に
よって隣接するフィンガ4の間隔が小さく、フィンガ4
自身の幅も細くなってくると、接続作業の能率,確実性
は製品コストに対して無視できないものとなっている。
【0006】特に、バンプ4aを半導体チップ1の電極
8に接合する際、その押圧加工時のバンプ潰れ変形量
が、どのバンプにおいても均一でないとフィンガにその
フィンガの横並び方向への傾きや曲り(横ずれ)が発生
し隣接フィンガと異常接近し易く歩留りの低いものとな
る。これを抑制するにはフィンガを肉厚にしなければな
らなくなるが、これでは、押圧加工力時のフィンガ押し
曲げ力を増加せねばならず、チップにとって好ましくな
い。
【0007】
【課題を解決するための手段】本発明は上記の点に鑑み
てなされたもので、フィンガと半導体チップとの接続が
行い易くかつ接続された半導体チップを正確に維持でき
るよう機械的強度の高いリードフレームを提供すること
を目的とする。
【0008】上記目的を達成するための手段として、本
発明はリードフレーム10の横並び状に配列されたフィ
ンガ4を半導体チップ1との接合側の硬度が、その反対
側の硬度より低くなるよう設定するとともに、 フィンガ
基部4bとバンプ4aとの間を、フィンガ4の上記接合
側より押圧加工して、フィンガ基部4bの横並び方向に
幅広くかつバンプ4aの半導体チップ1への接合方向に
肉薄の薄肉部4cを配したものである。
【0009】
【作用】このように構成されたフィンガ4の薄肉部4c
は、フィンガ基部4bとの間つまり中間部分を、フィン
ガ4の半導体チップ1との接合側の硬度を反対側より低
く設定し、この低硬度側から押圧加工して形成されるた
め、押圧加工成形し易く、またフィンガ4全体の形状及
び隣接ピッチは高硬度側で維持され精密な形状が得られ
る。 そして得られた薄肉部4cは、フィンガ基部4bの
横並び方向に幅広状となっているため、横並び方向へ曲
がり変形しにくく隣接するフィンガとの異状接近が回避
でき所定のピッチを維持する。 また薄肉部4cは、半導
体チップ1への接合方向には薄肉状となっているため、
例えばボンデイングツール等の押圧加工力は硬質側背面
で受け止められうまく追従して変形し、必要以上の押圧
加工力を要せず、軟質側のバンプ4aと電極8との接合
前の位置決めを保ったまま確実に電極8に接続すること
ができる。
【0010】
【実施例】図1は本発明の実施例によって製造されたリ
ードフレーム10の一部を断面した斜視図である。
【0011】リードフレーム10は、ポリイミド,ポリ
エステル等の合成樹脂からなる電鋳成形用の土台となる
ベース材、例えばフィルム11上に積層されたニッケル
その他の導電性金属薄膜からなり、従来例と同様に半導
体チップ1を取り付ける矩形のタブ2と、タブ2を支持
する4本のタブリード3と、タブ2の周縁に内端を臨ま
せる複数のフィンガ4と、これらフィンガ4とタブリー
ド3の外端を支持する枠部5とを有し、前記フィルム1
1のタブ2に対向する位置にはデイバイス孔12を穿
ち、フィルム11の前記枠部5の両端部には、リードフ
レーム10の組立,搬送の際の位置決め孔であるスプロ
ケット孔6が形成してある。
【0012】図2はこのリードフレームの成形工程を示
す図で、まず(a)〜(b)図に示すようにポリイミ
ド,ポリエステル等の合成樹脂からなるベース材として
のフィルム11にプッシュバック法によるプレス加工で
デイバイス孔12を設ける。プッシュバック法は(a)
図の如くまず押型によって所望部分を打ち抜き、次いで
受型を再度上昇させて(b)図の如く切抜片11aを一
度穿つたデイバイス孔12内に嵌合保持させる加工方法
である。従って、加工後はフィルム11はデイバイス孔
12が開口されない(b)図の状態で維持され、一枚の
シートとして取扱うことができる。尚、このデイバイス
孔12の形成時には、その他前記スプロケット孔6等の
窓部も同時に成形することができる。
【0013】次に開口されない前記フィルム11上には
(c)図の如く銅などの導電性金属層13が無電解メッ
キ,蒸着などの手段にて形成される。更に導電性金属層
13の上には(d)図のようにフォトレジスト層14が
塗布され、フォトマスク14をかけて所望パターンに露
光した後洗浄することにより、ポジティブ型レジストを
用いる場合は感光した部分のみ取り除かれて(e)図の
如きレジスト層14が導電性金属層13上に形成され
る。勿論ネガティブ型レジストを用いる場合はフォトマ
スク14のパターンは逆になる。プッシュバック後のこ
の導電性金属層やフォトレジスト層は切抜片10の不要
な脱落を防止する仮止め手段としての機能を有するもの
で、ベース材が比較的厚物の場合とくらべ、フィルムの
ように薄状物のプッシュバックされた物のように脱落し
易いものの仮止めに特に有効である。
【0014】次にこのフィンガ11上に亜セレン酸や苛
性ソーダ等により剥離処理を施し、ニッケルなどの金属
を電鋳成形すると、(f)図に示すようにレジスト層1
4が形成されていない導電性金属層13の上に所望パタ
ーンのリードフレーム10が形成される。
【0015】ニッケルなどの金属でリードフレームを電
鋳する際、0.07%以下の光沢剤(カーボン0.01
〜0.04%,イオウ0.01〜0.04%でこれらの
合計が0.07%以下)が使用される。光沢剤の含有率
は通常0.1%程度であるが、このように含有率が高い
と、ICチップとの接合時におけるリードフレームの温
度上昇により、ニッケルが脆化する。そのため光沢剤の
含有率は0.07%以下に制限するのが好ましい。また
光沢剤を全く含有しなければ、機械的強度が十分に得ら
れず、加工時の変形によって隣のリードと短絡する恐れ
がある。
【0016】そこで本実施例では、剥離処理を施したフ
ィルムをまず光沢剤が含有されないかまたは少ない状態
でニッケルなどの金属で電鋳を行い、次いで光沢剤を上
記の割合より多く含有する状態で電鋳を行うことによ
り、軟質層と硬質層の二層を重ね合わせたリードフレー
ムを作る。
【0017】勿論、光沢剤含有量の異なる更に別の電鋳
を行えば、三層以上のものも可能となる。光沢剤を入れ
ないで電鋳すると、表面が粗面化され凹凸の著しいもの
となり、このためICチップとの接合時の温度集中、特
に圧接状態で接合する際の温度集中が起こり易く、接合
を確実なものとすることができる。一方、接合面と反対
側に光沢剤入りの層を設ければ、リードフレームとして
の機械的強度を確保することができる。なお、光沢剤の
含有率は前記実施例で述べたように0.07%以下に制
限する方が望ましい。
【0018】電鋳成形後にレジスト層14を除去し、次
いでデイバイス孔12を含む窓部を閉鎖している切抜片
11aを抜き落とせば、(g)図の如き断面のリードフ
レーム10が合成樹脂フィルム11上に形成されるので
ある。この場合、導電性金属層10は電鋳のための導電
性を確保するために設ける程度の厚さ例えば5〜10μ
程度であるので、抜き落とし力は小さくて済みリードフ
レーム13を変形させることはない。
【0019】尚、上記実施例においては、リードフレー
ム10は合成樹脂フィルム11上に形成したが、合成樹
脂フィルム11の代わりに導電性の金属ステンレス等の
ように電鋳成形用の土台としてその表面に導電性を備え
ていればフィルム状のものより厚いものなど種々の素材
が適用できる。
【0020】この場合は、図2(c)に示す如き銅など
からなる導電性金属層13を新たに設けることがなく、
ステンレスベース材11の上にフォトレジスト層14を
形成し、直接電鋳によってステンレスベース材上にニッ
ケルからなるリードフレーム10を形成することが可能
である。
【0021】この状態で得られたリードフレームのフィ
ンガ4は半導体チップとの接合面側の硬度より反対面側
の硬度を高くなるよう軟質層と硬質層のように2層状に
形成され70μ程度の一定の厚みを有している。そこで
図3に破線に示す位置のみを軟質層側からプレス加工す
る。即ち、図4に示すように上型A及び下型Bによって
リードフレーム10の枠部5及びフィンガ4のフィンガ
基部4bに予圧を加えた状態で、上型Aに対し移動可能
に設けられた第2上型Cを微かに下降させる。その結
果、図5(a),(b)に示す如きフィンガ基部4bと
先端との中間部が軟質層側から容易に変形し薄肉部4c
が幾分幅広に形成されるとともに、上型,下型によって
押圧されないフィンガ先端には膨出するバンプ4aが同
時に形成される。このバンプ4aの高さ(薄肉部4c上
面とバンプ4a上面との段差)は一般に12〜15μ程
度あれば良い。
【0022】このようにして、フィンガ基部4bとバン
プ4aとの間に形成される薄肉部4cは、フィンガ基部
4bの横並び方向に幅広く、この方向への曲り変形耐力
が大きなものとなるとともに、バンプ4aの半導体チッ
プ1への接合方向へは肉薄状となり、この方向への曲り
変形力を小さなものとすることができる。
【0023】バンプ4aを半導体チップ1の電極に接続
する際は、ボンディングツール等で半導体チップ1に対
し相対的に押圧するが、バンプ4aの潰れ変形量のばら
つきは薄肉部4cが接合方向にそれぞれ変形して対応す
るため、押圧加工力を必要以上に高めることを要せず、
またこのとき薄肉部4cが接合方向にそれぞれ変形して
対応するため、押圧加工力を必要以上に高めることを要
せず、またこのとき薄肉部4cはフィンガ4の横並び方
向へ変形しにくいため、隣接するフィンガ間ピッチが異
常に接近することがなく横ずれを防止することができ
る。このようにして寸法誤差等を吸収し、断線すること
なく電極に接続され得る。
【0024】また半導体チップ1と接続するバンプ側よ
りプレスすることにより、プレス後は、薄肉部4cはバ
ンプ側へ反り状に変形し、このためフィンガ4よりバン
プ部は半導体チップ側へより多く突出し接続をより容易
にしている。特に、フィンガの接続面側が軟らかく、背
面側が硬いため、この効果はより顕著である。勿論、フ
ィンガ4の先端と半導体チップ1の電極間をワイヤボン
ディングする場合も同様に効果が発揮される。
【0025】尚、上記実施例では、リードフレーム全体
の成形を電鋳により行ったが、本発明はこれに限定され
ることなく、プレス成形,エッチング加工等によって一
体成形されたリードフレームにも適用できることは明ら
かである。
【0026】
【発明の効果】以上のように本発明は、リードフレーム
10の横並び状に配列されたフィンガ4を半導体チップ
1との接合側の硬度が、その反対側の硬度より低くなる
よう設定するとともに、 フィンガ基部4bとバンプ4a
との間を、フィンガ4の上記接合側より押圧加工して、
フィンガ基部4bの横並び方向に幅広くかつバンプ4a
の半導体チップ1への接合方向に肉薄の薄肉部4cを配
したのでフィンガ4の軟質な接合側より押圧加工して確
実な薄肉部4cが形成でき、接続時のフィンガと半導体
チップ間の加圧力の変動は薄肉部で緩和され、チップを
損なうことなく確実に接続でき、またその際のフィンガ
の横ずれ力は薄肉部に集中し横並び方向へ変形させよう
とするが、薄肉部はこの横並び方向に幅広く変形耐力が
高いため隣接フィンガとのピッチ異常を生ぜしめること
なく小型でフィンガ数の多いものであっても容易にかつ
精度のよい半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明実施例のリードフレームを示す部分斜視
図である。
【図2】実施例のリードフレーム製造工程の一部を説明
する図である。
【図3】実施例のリードフレーム製造工程におけるバン
プ形成の際のプレス位置を示す平面図である。
【図4】実施例のリードフレーム製造工程におけるプレ
ス作業を説明する断面図である。
【図5】(a)および(b)は実施例のフィンガ形状を
示す断面図及び斜視図である。
【図6】一般的なリードフレーム形状を示す平面図であ
る。
【図7】バンプと半導体チップの電極との関係を示す断
面図である。
【符号の説明】
1 半導体チップ 4 フィンガ 4a バンプ 4b フィンガ基部 4c 薄肉部 8 電極 10 リードフレーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−226155(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リードフレーム10の横並び状に配列さ
    れたフィンガ4を半導体チップ1との接合側の硬度が、
    その反対側の硬度より低くなるよう設定するとともに、
    フィンガ基部4bとバンプ4aとの間を、フィンガ4の
    上記接合側より押圧加工して、フィンガ基部4bの横並
    び方向に幅広くかつバンプ4aの半導体チップ1への接
    合方向に肉薄の薄肉部4cを配してなる半導体。
JP4119996A 1992-04-13 1992-04-13 半導体装置 Expired - Lifetime JPH0738400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4119996A JPH0738400B2 (ja) 1992-04-13 1992-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4119996A JPH0738400B2 (ja) 1992-04-13 1992-04-13 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4089836A Division JP2528765B2 (ja) 1992-03-14 1992-03-14 半導体装置のリ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH05308092A JPH05308092A (ja) 1993-11-19
JPH0738400B2 true JPH0738400B2 (ja) 1995-04-26

Family

ID=14775320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4119996A Expired - Lifetime JPH0738400B2 (ja) 1992-04-13 1992-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0738400B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275764A (ja) * 1993-03-19 1994-09-30 Fujitsu Miyagi Electron:Kk リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60226155A (ja) * 1984-04-25 1985-11-11 Matsushita Electronics Corp フイルムキヤリアの製造方法

Also Published As

Publication number Publication date
JPH05308092A (ja) 1993-11-19

Similar Documents

Publication Publication Date Title
TW200305261A (en) Lead frame manufacturing method
JPH0738400B2 (ja) 半導体装置
JP2528765B2 (ja) 半導体装置のリ―ドフレ―ム
US6255723B1 (en) Layered lead structures
JP2000124383A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
EP0204102A2 (en) Direct connection of lead frame having flexible, tapered leads and mechanical die support
JP2549277B2 (ja) 半導体装置
JPH0722191B2 (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH0564854B2 (ja)
JP2509882B2 (ja) 半導体装置の製造方法
JP2528766B2 (ja) 半導体装置
JPH05114680A (ja) リードフレームの製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0656872B2 (ja) 半導体装置のリ−ドフレ−ム
JP2000124381A (ja) ターミナルランドフレームおよびその製造方法
JPH0817220B2 (ja) 半導体装置
JPS61234061A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH0766954B2 (ja) 半導体装置
JPH07106481A (ja) 半導体装置
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JP3858396B2 (ja) 半導体装置の製造方法
JPH0564853B2 (ja)
JP2000216280A (ja) タ―ミナルランドフレ―ムおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH05291454A (ja) リードフレームの製造方法