JPH0738432B2 - 回路パツケージの製造方法 - Google Patents

回路パツケージの製造方法

Info

Publication number
JPH0738432B2
JPH0738432B2 JP2115377A JP11537790A JPH0738432B2 JP H0738432 B2 JPH0738432 B2 JP H0738432B2 JP 2115377 A JP2115377 A JP 2115377A JP 11537790 A JP11537790 A JP 11537790A JP H0738432 B2 JPH0738432 B2 JP H0738432B2
Authority
JP
Japan
Prior art keywords
solder
pin
array
carrier
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2115377A
Other languages
English (en)
Other versions
JPH02306655A (ja
Inventor
ジヨン・リチヤード・ビーハン
ウイリアム・ロバート・ミラー
バート・ハリソン・ニユーマン
エドワード・ルイス・ヤンコウスキー
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02306655A publication Critical patent/JPH02306655A/ja
Publication of JPH0738432B2 publication Critical patent/JPH0738432B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、一般に電子パッケージング及びその製法に関
し、具体的には、セラミック基板キャリアと支持回路板
の電気的相互接続、及び上記の電気的相互接続を行なう
方法に関するものである。
B.従来の技術 最近の電子パッケージングは、一般に多数のパッケージ
及び相互接続の段を含んでいる。第１段のパッケージ
は、セラミック基板キャリア上の１個または複数のシリ
コン・チップを接続する。第２段のパッケージは、有機
回路板上の１個または複数のこのようなセラミック基板
キャリアを相互接続する。電力分配のために導電性を高
め、高速・低ノイズを得るためにインダクタンスを低く
し、機械的支持のための機械特性を最適化し、疲労特性
を改善するとともに、加工性を向上させるために、従来
からセラミック基板キャリアに剛性の金属ピンを設け、
金とスズの合金等の適当なろう付け材料でそれをセラミ
ックにろう付けしている。このあと、この種の剛性のピ
ンを有するセラミック基板をコネクタに差し込み、また
は有機回路板に設けたメッキした１列のスルー・ホール
にウェーブはんだ付けを行なう。上記の接続方式は、ろ
う付け材料、剛性の金属ピン、ピン・コネクタまたはメ
ッキしたスルー・ホールに伴うコストが高く、かつスル
ー・ホールにより回路板上の配線チャネルの数が限定さ
れるという欠点がある。
米国特許第3401126号及び第3429040号明細書は、半導体
チップのキャリアへのフェースダウン・ボンディング、
すなわち第１段のパッケージの相互接続の形成のための
制御コラプス接続について詳細に記載している。上記明
細書には、一般に、チップ・キャリア上の導体上の半導
体チップ接触サイト及びはんだ接合可能サイト上に金属
はんだの可能性パッドを形成することが記載されてい
る。チップ・キャリアのはんだ接合可能サイトは、不溶
性バリアで取り囲まれており、キャリア・サイト及び半
導体デバイス接触サイト上のはんだが共融して混合した
場合に、表面張力によって半導体チップがキャリア上に
浮遊する。
米国特許第4545610号明細書は、半導体デバイス上の複
数のパッドを、支持基板上の対応する複数のパッドに接
続するために、細長いはんだ端子を形成する、上記特許
第3401126号及び第3429040号の方法の改良を教示してい
る。この方法は、半導体とパッドの領域外の支持基板と
の間に所定の垂直方向の間隔を維持する手段を形成し、
はんだエクステンダを形成して、基板または接合すべき
デバイス上の各はんだ垂直パッドに固定し、はんだマウ
ンドを基板上のパッドと整合させ、はんだエクステンダ
をその間に介在させ、垂直方向の間隔を維持する手段を
デバイスと基板の間にそれらと接するように配置して、
はんだマウンドを備えた半導体デバイスを支持基板上の
はんだマウント可能パッド上で位置決めし、スペーサを
使用して所定の間隔を維持しながら、得られたアセンブ
リを加熱して、はんだマウンドとはんだエクステンダの
両方を完全に溶融させ、このようにして第１段パッケー
ジ用の複数の砂時計型の細長い接続を形成することによ
り実施する。
最近、チップ及びキャリア用の第１段はんだ相互接続技
術をキャリアの第２段の相互接続に拡張して、回路板等
の高次パッケージを支持できるようにするため、かなり
の努力が払われてきた。たとえば、米国特許第4664309
号明細書は、はんだ等の接合形成材料のプリフォームを
入れる所定のパターンの穴を備えた保持部材を有する相
互接続プリフォーム配置装置を教示している。この装置
を電子部品上の平行な導電性素子のパターンと回路板と
の間に置き、導電性素子とプリフォームをボンディング
する。プリフォームは、ボンディング中その所定の形状
を保ち、接続工程後も元の形状を保持する。また、関連
の米国特許第4705205号明細書によれば、接合形成材料
は、充填はんだ組成物あるいは“ウール”、針金、また
は金網入の支持はんだでよく、接合形成材料のはんだ成
分が溶融してもその物理的形状が実質的に保持される。
米国特許第4352449号明細書は、支持基板上にチップ・
キャリアを取り付ける方法を教示している。この方法
は、チップ・キャリアまたは基板のいずれか上の接触パ
ッドにはんだプリフォームを付着させるもので、キャリ
アと基板の接触パッドをはんだプリフォームと接触させ
た後、この最終アセンブリを加熱してはんだプリフォー
ムを完全に溶融させることにより、接続を形成する。
米国特許第4332341号明細書は、チップ・キャリアを支
持基板にボンディングすることを含む回路パッケージの
形成方法を教示している。この方法では、固形はんだプ
リフォームを、部品または基板、あるいはその両方の接
触部材に付着し、プリフォームに力を加えながらはんだ
の融点より低い温度に加熱してプリフォームを接着部材
にボンディングし、これによってプリフォームを溶融せ
ずに接続を形成する。
C.発明が解決しようとする課題 本発明の主目的は、セラミック・キャリアと支持回路板
との間に、高密度の電気的相互接続のアレイを形成する
方法を提供することにある。
本発明の他の目的は、セラミック・キャリアと支持基板
との間に電気的相互接続を形成する、低コストの方法を
提供することにある。
本発明の全般的目的は、電子パッケージング用の改良さ
れた電気的相互接続を提供することにある。
本発明の他の目的は、セラミック・キャリアと支持回路
板との間の熱膨張率の不一致に伴って生じる応力に耐え
る、改良された電気的相互接続を提供することにある。
D.課題を解決するための手段 本発明の回路パッケージの製造方法は、 （イ）一方の面に導電性パッドの第１のアレイを有する
キャリアを設けるステップと、 （ロ）高さと直径との比が2:1のピンを形成する高さ及
び直径をそれぞれ有する複数のピン穴が上記第１のアレ
イに対応したアレイ状に形成されたピン形成用の型板
を、上記ピン穴を上記導電性パッドに整列させるように
上記キャリア上に配置するステップと、 （ハ）上記ピン形成用の型板の上記ピン穴内に所与の融
点の第１のはんだを充填するステップと、 （ニ）上記ピン形成用の型板上の上記第１のはんだを加
熱して該第１のはんだを溶融させて上記導電性パッドに
融着させて、上記高さと直径との比が2:1のピンのアレ
イを上記キャリア上に形成するステップと、 （ホ）上記第１のアレイに対応したアレイ状に設けられ
た導電性パッド、該導電性パッド上にスクリーン印刷さ
れ上記第１のはんだの融点よりも低い融点の第２はんだ
を有する回路板を、該回路板の導電性パッドを上記ピン
の自由端に整列させるように上記キャリアに対面させて
配置するステップと、 （ヘ）上記第２のはんだをリフローさせて上記ピンの自
由端を上記回路板の導電性パッドに接続させるステップ
とを含む。
上記ステップ（ニ）の後に、上記ピンのそれぞれの高さ
を均一な高さにそろえるステップを含む。
上記キャリアの他方の面に回路構成要素を接続するステ
ップを含む。
E.実施例 第１図を参照して、本発明の教示による、有機回路板６
に可鍛性はんだ柱接続部５のアレイを形成する小型ピン
４の大きなアレイを備えたセラミック基板キャリア２か
らなる、電子回路パッケージについて説明する。一般
に、有機材料回路板６は、１つまたは複数の大きなアレ
イの小型ピン４を介して、１つまたは複数のセラミック
基板キャリア２に接続される。このキャリア２は、その
上に１つまたは複数の半導体チップ10を有する。本明細
書では、「アレイ」の用語は、エレメントの対称的な行
及び列を意味するが、低密度の非対称的な配列、及び一
般に複数のエレメントをも含むものとする。
セラミック基板キャリア２の片面には、好ましくはモリ
ブデンまたはタングステンと、ニッケル及び金との合金
製の、メタライズされたパッド12の第１のアレイが設け
てある。第２図に示すように、基板キャリア２は、この
面を上にして置かれ、基板キャリア２のその面の上にピ
ン形成用の型板（以下、ピン・モールドという）14が置
かれる。ピン・モールド14は、熱膨張係数の諸特性がセ
ラミック基板の熱膨張係数と一致し、はんだに濡れず、
使用温度に耐える、グラファイトまたは類似の材料製の
ものが好ましく、対応するピン穴16のアレイを備えてい
る。ピン・モールド14は、対応するピン穴16のアレイ
が、第１のアレイのメタライズされたパッド12と整列す
るように、基板キャリア２と位置合せして置く。ピン・
モールド14中のピン穴16のアレイに、鉛90％、スズ10％
の組成の、所定量の鉛／スズはんだ20を充填する。この
はんだは、球形が好ましいが、針金状など許容される他
の形状でもよい。
基板キャリア２アセンブリ上のピン・モールド14全体
を、炉中を通過させて、約320℃の好ましい温度に1.5〜
３分間加熱し、ピーク温度を330〜355℃にする。ピン・
モールド14中のはんだ20が溶融し、メタライズされたパ
ッド12と融着して、金属結合を形成し、これにより基板
キャリア２のメタライズされたパッド12の第１のアレイ
に接着された、小型ピン４のアレイを形成する。小型ピ
ン４のアレイの形成後、ピン穴16中のはんだ20をリフロ
ーさせると、第３図に示すように、各小型ピン４の自由
端にドーム形状18ができる。アレイ中の小型ピン４の全
体の高さは、はんだ球20の寸法、または使用するはんだ
線の長さまたは直径あるいはその両方、並びにピン・モ
ールド14のピン穴16の直径によって制御できる。これら
のパラメータは、許容範囲内に保つことができる。別法
として、均一な高さとするために、小型ピン４のアレイ
を、周知の方法を用いた切断工具で削ってもよい。たと
えば、小型ピン４のアレイを、適当な型に入れ、均一な
高さに削ってもよい。
本発明の教示による小型ピン４のアレイは、高さと直径
の比が約2:1で、ピンの直径は、通常約1mmの入出力パッ
ド12の直径から0.4mmの直径にまでテーパをつけてもよ
い。たとえば、通常中心間距離が1.3mmのピン・アレイ
４では、高さ約1.5mmのピンを使用し、中心間距離が2.5
mmのピン・アレイ４では、高さ約2.5ないし3mmのピンを
使用する。このように、ピンの高さと直径の比が比較的
大きい可鍛性ピン・アレイ４は、基板キャリア２と有機
回路板６の熱膨張係数の不一致によって生じる応力をよ
りよく吸収することができる。
従って、ピン・モールド14のピン穴16は、高さと直径の
比が約2:1のピン４を形成する高さ及び直径を有する。
チップ10を、ピン・モールド14中のピン４のアレイと接
合し、または手直しし、あるいはその両方を行なう。チ
ップ10は、好ましくは鉛97％、スズ３％の組成の低スズ
はんだにより、好ましくは330ないし355℃の温度範囲の
熱サイクルで接合する。その間に、ピン・モールド14の
ピン穴16内でピン４のアレイが溶融し、変形する。
次に、片面に小型ピン４のアレイを、反対側にチップ10
を取り付けた基板キャリア２を、有機回路板６上に置
く。回路板６には、好ましくは鉛37％、スズ63％の組成
の共融鉛／スズはんだペースト24をスクリーン印刷し
た、第２の対応するメタライズしたパッドのアレイ22
（第１図）が設けてある。基板キャリア２を、ピン４の
アレイが、回路板６上の第２の対応するメタライズした
パッドのアレイ22と実質的に整合するように、回路板６
と位置合せして置く。この接合工程の間に、ある程度の
自己整合が行なわれるが、これについては次に説明す
る。回路板６への接合は、基板キャリア２、ピン４のア
レイ、及び回路板６のアセンブリを、温度約220℃の気
相炉等の炉中を約1.5ないし２分間通過させることによ
って行なう。この低熱サイクルの間に、共融はんだ24が
溶融し、メタライズされたパッド22と、ピン４のアレイ
の自由端との間に金属結合を形成する。ピン４が溶融し
ないのでピン４のアレイはその形状を保ち、その結果、
機械的、電気的特性が良好な可鍛性はんだ柱接続部５の
アレイが形成される。本発明による製造方法は、大量生
産に適している。はんだ柱接続部の形成に低コストの合
金しか必要でないため、得られる相互接続は、従来のピ
ン・アレイ相互接続に比べて低コストである。
本発明の好ましい実施例を、鉛／スズ合金を使用するも
のとして説明したが、他の材料、たとえば、スズ／ビス
マス、スズ／アンチモン等の合金を含めて、他の第IVa
族と第Va族の合金も可能である。
好ましい実施例では、鉛90重量％、スズ10重量％の鉛／
スズはんだ20、及び鉛37％、スズ63％の共融鉛／スズペ
ースト24を使用しているが、本発明は特定の組成だけに
限定されないことを理解されたい。はんだ20について
は、97〜85％の鉛と３〜15％のスズからなる組成、はん
だペースト24については、30〜45％の鉛と70〜55％のス
ズからなる組成も、はんだペースト24の融点がはんだ20
の融点よりかなり低い限り、使用できる。
F.発明の効果 以上述べたように、本発明の教示によれば、従来達成不
可能であった高密度の電気的相互接続体を有する電子パ
ッケージングが提供される。
【図面の簡単な説明】
第１図は、本発明によるセラミック・チップ・キャリア
のメタライズされたパッドと有機回路板の単一ピンによ
る相互接続を示す断面図である。 第２図及び第３図は、本発明によるはんだ柱接続部のア
レイを製作する方法の各段階における、ピン・モールド
を有するセラミック・キャリアの断面図である。 ２……セラミック基板キャリア、４……小型ピン、５…
…可鍛性はんだ柱接続部、６……有機材料回路板、10…
…半導体チップ、14……ピン・モールド、16……ピン
穴、20……はんだ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バート・ハリソン・ニユーマン アメリカ合衆国ニユーヨーク州カーメル、 ペツクスリツプ・ロード、アールデイ・ナ ンバー10番地 (72)発明者 エドワード・ルイス・ヤンコウスキー アメリカ合衆国ニユーヨーク州ハイド・パ ーク、ホルト・ロード24番地 (56)参考文献 特開 昭61−46365（ＪＰ，Ａ) 特開 昭61−296729（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】（イ）一方の面に導電性パッドの第１のア
    レイを有するキャリアを設けるステップと、 （ロ）高さと直径との比が2:1のピンを形成する高さ及
    び直径をそれぞれ有する複数のピン穴が上記第１のアレ
    イに対応したアレイ状に形成されたピン形成用の型板
    を、上記ピン穴を上記導電性パッドに整列させるように
    上記キャリア上に配置するステップと、 （ハ）上記ピン形成用の型板の上記ピン穴内に所与の融
    点の第１のはんだを充填するステップと、 （ニ）上記ピン形成用の型板内の上記第１のはんだを加
    熱して該第１のはんだを溶融させて上記導電性パッドに
    融着させて、上記高さと直径との比が2:1のピンのアレ
    イを上記キャリア上に形成するステップと、 （ホ）上記第１のアレイに対応したアレイ状に設けられ
    た導電性パッド、該導電性パッド上にスクリーン印刷さ
    れ上記第１のはんだの融点よりも低い融点の第２はんだ
    を有する回路板を、該回路板の導電性パッドを上記ピン
    の自由端に整列させるように上記キャリアに対面させて
    配置するステップと、 （ヘ）上記第２のはんだをリフローさせて上記ピンの自
    由端を上記回路板の導電性パッドに接続させるステップ
    とを含む、回路パッケージの製造方法。
  2. 【請求項２】上記ステップ（ニ）の後に、上記ピンのそ
    れぞれの高さを均一な高さにそろえるステップを含むこ
    とを特徴とする特許請求の範囲第１（１）項記載の回路
    パッケージの製造方法。
  3. 【請求項３】上記キャリアの他方の面に回路構成要素を
    接続するステップを含むことを特徴とする特許請求の範
    囲第（１）項記載の回路パッケージの製造方法。
JP2115377A 1989-05-04 1990-05-02 回路パツケージの製造方法 Expired - Fee Related JPH0738432B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/347,305 US4914814A (en) 1989-05-04 1989-05-04 Process of fabricating a circuit package
US347305 1989-05-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8139979A Division JPH09129807A (ja) 1989-05-04 1996-06-03 回路パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH02306655A JPH02306655A (ja) 1990-12-20
JPH0738432B2 true JPH0738432B2 (ja) 1995-04-26

Family

ID=23363171

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2115377A Expired - Fee Related JPH0738432B2 (ja) 1989-05-04 1990-05-02 回路パツケージの製造方法
JP8139979A Pending JPH09129807A (ja) 1989-05-04 1996-06-03 回路パッケージの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP8139979A Pending JPH09129807A (ja) 1989-05-04 1996-06-03 回路パッケージの製造方法

Country Status (4)

Country Link
US (1) US4914814A (ja)
EP (1) EP0396484B1 (ja)
JP (2) JPH0738432B2 (ja)
DE (1) DE69022104T2 (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
CA2034700A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
US5233504A (en) * 1990-12-06 1993-08-03 Motorola, Inc. Noncollapsing multisolder interconnection
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
US5324892A (en) * 1992-08-07 1994-06-28 International Business Machines Corporation Method of fabricating an electronic interconnection
US5282565A (en) * 1992-12-29 1994-02-01 Motorola, Inc. Solder bump interconnection formed using spaced solder deposit and consumable path
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
US5570032A (en) * 1993-08-17 1996-10-29 Micron Technology, Inc. Wafer scale burn-in apparatus and process
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US5385291A (en) * 1994-01-10 1995-01-31 Micron Custom Manufacturing Services, Inc. Method employing an elevating of atmospheric pressure during the heating and/or cooling phases of ball grid array (BGA) soldering of an IC device to a PCB
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
US6852814B2 (en) 1994-09-02 2005-02-08 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US5789757A (en) 1996-09-10 1998-08-04 The Dexter Corporation Malemide containing formulations and uses therefor
US6960636B2 (en) 1994-09-02 2005-11-01 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US7645899B1 (en) 1994-09-02 2010-01-12 Henkel Corporation Vinyl compounds
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
US5514838A (en) * 1994-09-27 1996-05-07 Hughes Aircraft Company Circuit structure with non-migrating silver contacts
AU4160096A (en) * 1994-11-15 1996-06-06 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5623127A (en) * 1994-12-02 1997-04-22 Motorola, Inc. Single alloy solder clad substrate
GB9425986D0 (en) * 1994-12-22 1995-02-22 Pilkington Glass Ltd Electrically heated window
US5861663A (en) * 1994-12-27 1999-01-19 International Business Machines Corporation Column grid array or ball grid array pad on via
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5718361A (en) * 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
US6395991B1 (en) 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US20030055121A1 (en) * 1996-09-10 2003-03-20 Dershem Stephen M. Thermosetting resin compositions containing maleimide and/or vinyl compounds
US5918516A (en) * 1997-02-07 1999-07-06 Unisys Corporation Method of forming I/O columns with open ends that are free of crater-like voids
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
CA2210063A1 (en) * 1997-07-08 1999-01-08 Ibm Canada Limited-Ibm Canada Limitee Method of manufacturing wire segments of homogeneous composition
US6121358A (en) * 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
US6016947A (en) * 1997-10-21 2000-01-25 International Business Machines Corporation Non-destructive low melt test for off-composition solder
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6105852A (en) 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US6105851A (en) * 1998-08-07 2000-08-22 Unisys Corp Method of casting I/O columns on an electronic component with a high yield
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
US6281452B1 (en) 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
US6657313B1 (en) * 1999-01-19 2003-12-02 International Business Machines Corporation Dielectric interposer for chip to substrate soldering
US6531664B1 (en) * 1999-04-05 2003-03-11 Delphi Technologies, Inc. Surface mount devices with solder
US6583354B2 (en) 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
US6303991B1 (en) * 1999-05-27 2001-10-16 Fci Americas Technology, Inc. Electronic package and contact therefor
JP3288654B2 (ja) 1999-07-23 2002-06-04 ヒロセ電機株式会社 電気コネクタの製造方法
US6450397B1 (en) * 1999-09-01 2002-09-17 Texas Instruments Incorporated Method of making ball grid array columns
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
US20010018800A1 (en) * 1999-09-17 2001-09-06 George Tzanavaras Method for forming interconnects
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture
US6429388B1 (en) * 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
US6651322B1 (en) * 2000-12-28 2003-11-25 Unisys Corporation Method of reworking a multilayer printed circuit board assembly
US6770184B1 (en) 2001-02-13 2004-08-03 Advanced Micro Devices, Inc. Integrated de-ionized water pressure monitoring system for solder plating machines
US6425518B1 (en) 2001-07-25 2002-07-30 International Business Machines Corporation Method and apparatus for applying solder to an element on a substrate
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
TW526571B (en) * 2002-02-27 2003-04-01 Advanced Semiconductor Eng Metal pillar bonding structure in between substrates
US7523852B2 (en) * 2004-12-05 2009-04-28 International Business Machines Corporation Solder interconnect structure and method using injection molded solder
US8033016B2 (en) * 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
US7700884B2 (en) * 2005-12-02 2010-04-20 Honeywell International Inc. Column grid array using compliant core
US7946470B2 (en) * 2005-12-30 2011-05-24 Semx Corporation Method for depositing solder material on an electronic component part using separators
US20070152023A1 (en) * 2005-12-30 2007-07-05 Semx Corporation Solder deposit method on electronic packages for post-connection process
EP2078578A1 (de) * 2008-01-10 2009-07-15 Siemens Aktiengesellschaft Belotung von Löchern, Verfahren zum Beschichten und Lotgutstäbchen
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
US20100031501A1 (en) * 2008-08-08 2010-02-11 Napra Co., Ltd. Method for filling through hole or non-through hole formed on board with filler
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US10157821B1 (en) * 2017-05-30 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
JPS6146365A (ja) * 1984-08-08 1986-03-06 Mazda Motor Corp 射出成形機のガス抜き装置
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
JPS61296729A (ja) * 1985-06-26 1986-12-27 Fujitsu Ltd 集積回路接続部の形成方法
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
JPS62296495A (ja) * 1986-05-12 1987-12-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 部品を制御回路上の表面のはんだパツドに取付ける方法
US4763829A (en) * 1986-06-04 1988-08-16 American Telephone And Telegraph Company, At&T Bell Laboratories Soldering of electronic components

Also Published As

Publication number Publication date
US4914814A (en) 1990-04-10
DE69022104T2 (de) 1996-05-02
EP0396484B1 (en) 1995-09-06
JPH09129807A (ja) 1997-05-16
EP0396484A2 (en) 1990-11-07
JPH02306655A (ja) 1990-12-20
EP0396484A3 (en) 1992-01-08
DE69022104D1 (de) 1995-10-12

Similar Documents

Publication Publication Date Title
JPH0738432B2 (ja) 回路パツケージの製造方法
EP0615283B1 (en) Interconnection structure of electronic parts comprising solder bumps with metal core members
US6963033B2 (en) Ball grid array attaching means having improved reliability and method of manufacturing same
EP0624053B1 (en) Mounting device and method of connecting miniaturized electronic components by bump connections
US4545610A (en) Method for forming elongated solder connections between a semiconductor device and a supporting substrate
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US5477082A (en) Bi-planar multi-chip module
US20020114143A1 (en) Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
US20020030261A1 (en) Multi-flip-chip semiconductor assembly
US6214156B1 (en) Semiconductor device mounted on board by flip-chip and method for mounting the same
JPH08213519A (ja) 電子素子パッケージ
JPS63177434A (ja) 電子部品の接続構造とその製造方法
JPH0368151A (ja) 第１の電子部品と第２の電子部品とをボンディングする方法
US7923125B2 (en) Apparatus for solder crack deflection
US6541305B2 (en) Single-melt enhanced reliability solder element interconnect
JP3180041B2 (ja) 接続端子及びその形成方法
US20070085220A1 (en) Re-enforced ball-grid array packages for semiconductor products
JP2001044319A (ja) 配線基板およびその実装構造
JP2856197B2 (ja) Ｂｇａ接続構造
JP2000307238A (ja) ピン振込み治具およびプリント基板へのピンの取付方法
JP3209640B2 (ja) フリップチップ接続方法および回路基板の製造方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP2000077556A (ja) ボールグリッドアレイ型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees