JPH0740060B2 - オンボードスキャンテスト装置 - Google Patents
オンボードスキャンテスト装置Info
- Publication number
- JPH0740060B2 JPH0740060B2 JP63160818A JP16081888A JPH0740060B2 JP H0740060 B2 JPH0740060 B2 JP H0740060B2 JP 63160818 A JP63160818 A JP 63160818A JP 16081888 A JP16081888 A JP 16081888A JP H0740060 B2 JPH0740060 B2 JP H0740060B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- input
- scan test
- scan
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、外部スキャンリングによるスキャンテスト
機能をもつLSIをプリントボードに実装した状態でテス
トするのに好適なオンボードスキャンテスト装置に関す
る。
機能をもつLSIをプリントボードに実装した状態でテス
トするのに好適なオンボードスキャンテスト装置に関す
る。
（従来の技術） LSI、とりわけ超LSIのテストを容易にする手段の１つ
に、スキャンテスト方式がある。このスキャンテスト方
式は、LSI内部のフリップフロップ（F/F）を全てシフト
レジスタになるように接続し、データをシリアルでシフ
トインし、各F/Fにデータを設定した後、１クロック分
のシステム動作を行わせ、各F/Fのデータをシリアルで
シフトアウトし、各F/Fの動作およびF/F間にあるランダ
ムロジック（組合わせ回路）のテストを行うものであ
る。但し、この方式では、LSI外部からの入力信号およ
び外部への出力信号については、設定および結果の観測
ができないという問題がある。
に、スキャンテスト方式がある。このスキャンテスト方
式は、LSI内部のフリップフロップ（F/F）を全てシフト
レジスタになるように接続し、データをシリアルでシフ
トインし、各F/Fにデータを設定した後、１クロック分
のシステム動作を行わせ、各F/Fのデータをシリアルで
シフトアウトし、各F/Fの動作およびF/F間にあるランダ
ムロジック（組合わせ回路）のテストを行うものであ
る。但し、この方式では、LSI外部からの入力信号およ
び外部への出力信号については、設定および結果の観測
ができないという問題がある。
そこで、第２図に示すように、LSI11上に各入出力信号
に対応する外部スキャン用のF/F12を形成し、これらのF
/F12をシリアルに接続して外部スキャンリングを設ける
方式が考えられている。この方式では、入力部は第３図
に示すように構成される。第３図の構成によれば、外部
スキャンF/F12にシフト動作により設定されたデータ
は、トライステートバァッファ（３−STバァッファ）13
がイネーブルにされることにより、（入力用の）パッド
（ボンディングパッド）14に取出される。したがって、
パッド14に取出されたデータをシステム内部に取込むこ
とにより、外部から（パッド14に）データ（システム入
力データ）を入力したのと同じ効果を与える。一方、出
力部は第４図に示すように構成される。第４図の構成に
よれば、テスト中はセレクタ15を（出力用の）パッド16
側に切換えることにより、システム内部からパッド16へ
出力されたデータ（システム出力データ）を外部スキャ
ンF/F12に取込むことができる。その後、セレクタ15を
元に戻し、シフトアウトにより外部へ取出すことによ
り、システムの結果を観測することが可能となる。
に対応する外部スキャン用のF/F12を形成し、これらのF
/F12をシリアルに接続して外部スキャンリングを設ける
方式が考えられている。この方式では、入力部は第３図
に示すように構成される。第３図の構成によれば、外部
スキャンF/F12にシフト動作により設定されたデータ
は、トライステートバァッファ（３−STバァッファ）13
がイネーブルにされることにより、（入力用の）パッド
（ボンディングパッド）14に取出される。したがって、
パッド14に取出されたデータをシステム内部に取込むこ
とにより、外部から（パッド14に）データ（システム入
力データ）を入力したのと同じ効果を与える。一方、出
力部は第４図に示すように構成される。第４図の構成に
よれば、テスト中はセレクタ15を（出力用の）パッド16
側に切換えることにより、システム内部からパッド16へ
出力されたデータ（システム出力データ）を外部スキャ
ンF/F12に取込むことができる。その後、セレクタ15を
元に戻し、シフトアウトにより外部へ取出すことによ
り、システムの結果を観測することが可能となる。
さて、上記したような外部スキャンリングによるスキャ
ンテスト機能を持つLSI11をプリントボード（プリント
基板）に実装して用いた場合、通常状態では、第５図に
示すようにLSI11の入力端子17に他の回路素子21からア
クティブな信号（システム入力信号）が与えられてい
る。このため、LSI11を対象とするスキャンテストの入
力の設定のために、第３図で説明したようにLSI11内部
から３−STバァッファ13を通してデータをパッド14へ取
出してシステム内部へ取込もうとするとデータの衝突が
発生し、正しいデータの設定が行えない。
ンテスト機能を持つLSI11をプリントボード（プリント
基板）に実装して用いた場合、通常状態では、第５図に
示すようにLSI11の入力端子17に他の回路素子21からア
クティブな信号（システム入力信号）が与えられてい
る。このため、LSI11を対象とするスキャンテストの入
力の設定のために、第３図で説明したようにLSI11内部
から３−STバァッファ13を通してデータをパッド14へ取
出してシステム内部へ取込もうとするとデータの衝突が
発生し、正しいデータの設定が行えない。
（発明が解決しようとする課題） 上記したように、外部スキャンリングによるスキャンテ
スト機能を持つLSIがプリントボードに実装されたシス
テムでは、スキャンテストのために入力の設定を行おう
とすると、その設定データとLSI外部から入力されるシ
ステム入力信号との衝突が発生し、結局プリントボード
に搭載した状態ではLSIのスキャンテストを行うことが
できないという問題があった。
スト機能を持つLSIがプリントボードに実装されたシス
テムでは、スキャンテストのために入力の設定を行おう
とすると、その設定データとLSI外部から入力されるシ
ステム入力信号との衝突が発生し、結局プリントボード
に搭載した状態ではLSIのスキャンテストを行うことが
できないという問題があった。
したがってこの発明は、外部スキャンリングによるスキ
ャンテスト機能を持つLSI単体のスキャンテストが、プ
リントボードに実装された状態でも行うことができるよ
うにすることを解決すべき課題とする。
ャンテスト機能を持つLSI単体のスキャンテストが、プ
リントボードに実装された状態でも行うことができるよ
うにすることを解決すべき課題とする。
［発明の構成］ （課題を解決するための手段） この発明は、プリントボードに実装されたLSIであって
外部スキャンリングによるスキャンテスト機能を持つLS
Iを対象とするシステム入力信号の当該LSIへの入力を司
る入力バッファ手段と、上記LSIを対象とするスキャン
テストの実行を制御する制御手段であって、当該スキャ
ンテストの期間中は上記入力バッファ手段を出力ディセ
ーブル状態に設定する制御手段とを備えたことを特徴と
するものである。
外部スキャンリングによるスキャンテスト機能を持つLS
Iを対象とするシステム入力信号の当該LSIへの入力を司
る入力バッファ手段と、上記LSIを対象とするスキャン
テストの実行を制御する制御手段であって、当該スキャ
ンテストの期間中は上記入力バッファ手段を出力ディセ
ーブル状態に設定する制御手段とを備えたことを特徴と
するものである。
（作用） 上記の構成によれば、上記制御手段の制御により、入力
バッファ手段を出力ディセーブル状態に設定することに
より、通常状態（システム稼動状態）においてシステム
入力信号がLSIに入力するのが阻止される。この状態で
は、外部スキャンリングによるスキャンテストのための
入力設定が、システム入力信号に影響されずに正しく行
える。したがって、制御手段は、スキャンテストの期
間、上記の如く入力バッファ手段を出力ディセーブル状
態に設定することにより、上記LSI単独のスキャンテス
トを同LSIがプリントボードに実装された状態で行うこ
とができる。
バッファ手段を出力ディセーブル状態に設定することに
より、通常状態（システム稼動状態）においてシステム
入力信号がLSIに入力するのが阻止される。この状態で
は、外部スキャンリングによるスキャンテストのための
入力設定が、システム入力信号に影響されずに正しく行
える。したがって、制御手段は、スキャンテストの期
間、上記の如く入力バッファ手段を出力ディセーブル状
態に設定することにより、上記LSI単独のスキャンテス
トを同LSIがプリントボードに実装された状態で行うこ
とができる。
（実施例） 第１図はこの発明の一実施例を示すブロック構成図であ
り、21は外部スキャンリングによるスキャンテスト機能
を持つ第２図に示したLSI11と同様のLSIである。LSI21
は図示せぬプリントボードに実装されており、第３図に
示した入力部および第４図に示した出力部と同様の周知
の構成を有している。22,23はシステム動作で生成され
る（LSI21への）システム入力信号、24,25は信号22,23
のLSI21への入力を制御する３−ST（トライステート）
バァッファ、26,27は３−STバァッファ24,25の出力が接
続される（第５図の入力端子17と同様の）LSI21の入力
端子である。なお、LSI21へのシステム入力信号は、上
記信号22,23以外にも存在し、それらの信号をLSI21の対
応する入力端子（図示せず）にそれぞれ入力するための
幾つかの３−STバァッファも存在するが、第１図では省
略されている。即ち本実施例では、LSI21への全てのシ
ステム入力信号に対応して、３−STバァッファが用意さ
れる。
り、21は外部スキャンリングによるスキャンテスト機能
を持つ第２図に示したLSI11と同様のLSIである。LSI21
は図示せぬプリントボードに実装されており、第３図に
示した入力部および第４図に示した出力部と同様の周知
の構成を有している。22,23はシステム動作で生成され
る（LSI21への）システム入力信号、24,25は信号22,23
のLSI21への入力を制御する３−ST（トライステート）
バァッファ、26,27は３−STバァッファ24,25の出力が接
続される（第５図の入力端子17と同様の）LSI21の入力
端子である。なお、LSI21へのシステム入力信号は、上
記信号22,23以外にも存在し、それらの信号をLSI21の対
応する入力端子（図示せず）にそれぞれ入力するための
幾つかの３−STバァッファも存在するが、第１図では省
略されている。即ち本実施例では、LSI21への全てのシ
ステム入力信号に対応して、３−STバァッファが用意さ
れる。
31はLSI21などプリントボードに実装された各種LSIのス
キャンテストの実行の制御等を行う制御回路、32は制御
回路31によるLSI21を対象とするスキャンテストの実行
制御に用いられるスキャンテスト信号路、33は制御回路
31によるLSI21を対象とするスキャンテストの期間中ハ
イレベルとなる制御信号である。この制御信号33は、３
−STバァッファ24,25などを出力ディセーブル状態に設
定するのに用いられる。34は制御信号33のレベルを反転
するインバータ、35は３−STバァッファ25を制御するた
めのシステム動作で生成される制御信号、36は通常状態
においては制御信号35によって制御されている３−STバ
ァッファ25をスキャンテスト中インバータ34の出力信号
に応じて強制的に出力ディセーブル（出力ハイインピー
ダンス）状態に設定するためのゲート、例えばナンドゲ
ートである。
キャンテストの実行の制御等を行う制御回路、32は制御
回路31によるLSI21を対象とするスキャンテストの実行
制御に用いられるスキャンテスト信号路、33は制御回路
31によるLSI21を対象とするスキャンテストの期間中ハ
イレベルとなる制御信号である。この制御信号33は、３
−STバァッファ24,25などを出力ディセーブル状態に設
定するのに用いられる。34は制御信号33のレベルを反転
するインバータ、35は３−STバァッファ25を制御するた
めのシステム動作で生成される制御信号、36は通常状態
においては制御信号35によって制御されている３−STバ
ァッファ25をスキャンテスト中インバータ34の出力信号
に応じて強制的に出力ディセーブル（出力ハイインピー
ダンス）状態に設定するためのゲート、例えばナンドゲ
ートである。
次に、第１図の構成の動作を説明する。
まず、通常のシステム動作の期間は、制御回路31からの
制御信号33はローレベル（低レベル）となっている。こ
の場合、３−STバァッファ24は出力イネーブル状態にあ
り、システム動作で生成されるシステム入力信号22が３
−STバァッファ24を介してLSI21の入力端子26に入力さ
れる。また、制御信号33がローレベルにある期間は、イ
ンバータ34の出力信号がハイレベル（高レベル）となる
ので、ナンドゲート36の出力信号のレベルはシステム動
作で生成される制御信号35のレベル反転信号に一致し、
３−STバァッファ25は制御信号35に応じて制御される。
この結果、システム動作で生成されるシステム入力信号
23は、制御信号35に応じて３−STバァッファ25を介して
LSI21の入力端子27に入力される。即ち本実施例では、
制御回路31からの制御信号33がローレベルとなっている
期間は、LSI21へは、信号22,23を始めとする全てのシス
テム入力信号が、システムの期待値通りの状態で与えら
れる。
制御信号33はローレベル（低レベル）となっている。こ
の場合、３−STバァッファ24は出力イネーブル状態にあ
り、システム動作で生成されるシステム入力信号22が３
−STバァッファ24を介してLSI21の入力端子26に入力さ
れる。また、制御信号33がローレベルにある期間は、イ
ンバータ34の出力信号がハイレベル（高レベル）となる
ので、ナンドゲート36の出力信号のレベルはシステム動
作で生成される制御信号35のレベル反転信号に一致し、
３−STバァッファ25は制御信号35に応じて制御される。
この結果、システム動作で生成されるシステム入力信号
23は、制御信号35に応じて３−STバァッファ25を介して
LSI21の入力端子27に入力される。即ち本実施例では、
制御回路31からの制御信号33がローレベルとなっている
期間は、LSI21へは、信号22,23を始めとする全てのシス
テム入力信号が、システムの期待値通りの状態で与えら
れる。
次に、LSI21をプリントボードに実装した状態で、同LSI
21のスキャンテストを行う場合の動作を説明する。この
場合、まず制御回路31からの制御信号33をハイレベルに
切替える。制御信号33がハイレベルとなると、３−STバ
ァッファ24は出力ディセーブル状態となり、システム入
力信号22がLSI21の入力端子26に入力するのが阻止され
る。また制御信号33がハイレベルとなると、ナンドゲー
ト36の出力信号はシステム動作で生成される制御信号35
の状態に無関係にハイレベルとなる。この結果、３−ST
バァッファ25も強制的に出力ディセーブル状態になり、
システム入力信号23がLSI21の入力端子27に入力するの
が阻止される。即ち本実施例では、制御回路31からの制
御信号33がハイレベルとなると、信号22,23を始めとす
るLSI21に対する全てのシステム入力信号の入力が阻止
される。この状態で、制御回路31はスキャンテスト信号
路32を介して、LSI21へのデータスキャン、LSI21の図示
せぬパッドを介した入力データの設定、単独のシステム
動作、パッドを介した出力データのスキャン用F/F（図
示せず）への取込み、およびF/Fに取込んだデータのス
キャンアウト等の一連の周知の動作を行い、LSI21をプ
リントボード上で単独にテストする。
21のスキャンテストを行う場合の動作を説明する。この
場合、まず制御回路31からの制御信号33をハイレベルに
切替える。制御信号33がハイレベルとなると、３−STバ
ァッファ24は出力ディセーブル状態となり、システム入
力信号22がLSI21の入力端子26に入力するのが阻止され
る。また制御信号33がハイレベルとなると、ナンドゲー
ト36の出力信号はシステム動作で生成される制御信号35
の状態に無関係にハイレベルとなる。この結果、３−ST
バァッファ25も強制的に出力ディセーブル状態になり、
システム入力信号23がLSI21の入力端子27に入力するの
が阻止される。即ち本実施例では、制御回路31からの制
御信号33がハイレベルとなると、信号22,23を始めとす
るLSI21に対する全てのシステム入力信号の入力が阻止
される。この状態で、制御回路31はスキャンテスト信号
路32を介して、LSI21へのデータスキャン、LSI21の図示
せぬパッドを介した入力データの設定、単独のシステム
動作、パッドを介した出力データのスキャン用F/F（図
示せず）への取込み、およびF/Fに取込んだデータのス
キャンアウト等の一連の周知の動作を行い、LSI21をプ
リントボード上で単独にテストする。
［発明の効果］ 以上詳述したようにこの発明によれば、外部スキャンリ
ングによるスキャンテスト機能をもつLSIをプリントボ
ードに実装した状態でも、スキャンテストの期間中は、
システム入力信号が当該LSIに入力するのがシステム動
作とは無関係に阻止できるので、この状態を利用してプ
リントボード上でのLSI単独のテストをシステム動作に
影響されずに正しく行うことができる。したがって、複
数のLSIが同一プリントボードに実装されている場合に
は、故障LSIを特定することが可能となり、またLSI以外
の故障と分離することにより、故障箇所を早期に特定す
ることができる。
ングによるスキャンテスト機能をもつLSIをプリントボ
ードに実装した状態でも、スキャンテストの期間中は、
システム入力信号が当該LSIに入力するのがシステム動
作とは無関係に阻止できるので、この状態を利用してプ
リントボード上でのLSI単独のテストをシステム動作に
影響されずに正しく行うことができる。したがって、複
数のLSIが同一プリントボードに実装されている場合に
は、故障LSIを特定することが可能となり、またLSI以外
の故障と分離することにより、故障箇所を早期に特定す
ることができる。
第１図はこの発明の一実施例を示すブロック構成図、第
２図は外部スキャンリングによるスキャンテスト機能を
もつ通常のLSIの概略構成図、第３図は第２図のLSIの入
力部の構成を示す図、第４図は第２図のLSIの出力部の
構成を示す図、第５図は第２図のLSIの入力部とLSI外部
とのインタフェース部分を示す図である。 21……LSI、22,23……システム入力信号、24,25……３
−ST（トライステート）バァッファ、31……制御回路、
33……制御信号。
２図は外部スキャンリングによるスキャンテスト機能を
もつ通常のLSIの概略構成図、第３図は第２図のLSIの入
力部の構成を示す図、第４図は第２図のLSIの出力部の
構成を示す図、第５図は第２図のLSIの入力部とLSI外部
とのインタフェース部分を示す図である。 21……LSI、22,23……システム入力信号、24,25……３
−ST（トライステート）バァッファ、31……制御回路、
33……制御信号。
Claims (1)
- 【請求項１】外部スキャンリングによるスキャンテスト
機能をもつLSI（大規模集積回路）がプリントボードに
実装されたシステムにおいて、 上記LSIを対象とするシステム入力信号の当該LSIへの入
力を司る入力バッファ手段と、 上記LSIを対象とするスキャンテストの実行を制御する
制御手段であって、当該スキャンテストの期間中は上記
入力バッファ手段を出力ディセーブル状態に設定する制
御手段と を具備することを特徴とするオンボードスキャンテスト
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160818A JPH0740060B2 (ja) | 1988-06-30 | 1988-06-30 | オンボードスキャンテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160818A JPH0740060B2 (ja) | 1988-06-30 | 1988-06-30 | オンボードスキャンテスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212077A JPH0212077A (ja) | 1990-01-17 |
| JPH0740060B2 true JPH0740060B2 (ja) | 1995-05-01 |
Family
ID=15723085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160818A Expired - Fee Related JPH0740060B2 (ja) | 1988-06-30 | 1988-06-30 | オンボードスキャンテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740060B2 (ja) |
-
1988
- 1988-06-30 JP JP63160818A patent/JPH0740060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0212077A (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US5786703A (en) | Method and device for testing of an integrated circuit | |
| US5515517A (en) | Data processing device with test circuit | |
| US7089471B2 (en) | Scan testing mode control of gated clock signals for flip-flops | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JPH0740060B2 (ja) | オンボードスキャンテスト装置 | |
| US5341380A (en) | Large-scale integrated circuit device | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| US7234089B2 (en) | Tristate buses | |
| US6205566B1 (en) | Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| KR100230411B1 (ko) | 반도체 장치 | |
| JP2531615B2 (ja) | 集積回路 | |
| EP0502210B1 (en) | Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JP2001066350A (ja) | 集積回路のテスト方法 | |
| JPH0618633A (ja) | 大規模集積回路装置 | |
| JPH07294606A (ja) | 半導体集積回路の自己検査回路 | |
| JPH1164452A (ja) | テスト容易化回路 | |
| JPH0682533A (ja) | 半導体集積回路 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JPS6225212B2 (ja) | ||
| JPH06123761A (ja) | 大規模集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |