JPH0740701B2 - デ−タ出力装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプリンタ、プロッタ等のデータ出力装置に関
し、さらに詳しくは、ホストシステムとの双方向の通信
手段を有し、ホストシステムから転送されてくるデータ
を出力するデータ出力装置に関する。

従来の技術とその問題点 ホストシステムに接続して使用されるデータ出力装置
は、従来、機構的にも電気的にもシンプルであり、ホス
トコンピュータシステムより送られてくるデータは即、
処理され出力されていた。このため、ホストシステムか
らのデータの転送のスピードは、データ出力装置の処理
能力に合うように制限されていた。その後、データ出力
装置の処理能力はそれほど向上してはいないが、機構的
な改良または、バッファ付の出力装置などによって、急
速に増大したホストシステムからのデータを一時保存す
ることによって、その処理能力は高くなってきている。
しかし、現在のデータ出力装置の多くは、相変わらずデ
ータ出力装置側からの信号により、ホストシステムから
のデータの転送速度を制御している。

このように、データ出力装置においてデータ処理能力に
ついてはある程度向上しているものの、エラー発生時の
処理についてはあまり考慮されていない。一般に、デー
タ出力装置からのエラー信号は、そのシステムがダウン
するまで無視されたり、オペレータの介在によってのみ
検出されていた。この結果、オペレータが直接関知しな
い限り、ささいな異常はしばしば発生している。また、
出力装置とホストからのデータ転送スピードが合わな
い、もしくは転送データのフォーマットの使用方法が間
違がっていると言った使用上のミスは、オペレータの介
在なしでは、ホストシステムは検出もチェックも出来な
かった。

問題点を解決するための手段 そこで本発明は、オペレータの介在なしに、データ出力
装置のエラーをホストシステムが検知することが出来る
とともに、発生したエラーの状態に応じて、データ出力
装置を制御することが可能なデータ出力装置を提供する
ことを目的とする。よって本発明は、ホストシステムと
の双方向の通信手段を有し、ホストシステムから転送さ
れてくるデータを出力するデータ出力装置において、デ
ータ出力装置のエラーを検知する検知手段と、該エラー
検知手段によってエラーが検知されたとき、エラー検知
状態を上記ホストシステムに通知する手段と、上記検知
手段によって検知されたエラーの種類を識別する識別手
段と、検知されたエラーが所定の種類のエラーであると
上記識別手段によって識別されたとき、上記ホストシス
テムからの所定の信号によってデータ出力装置を所定の
状態にリセットする制御手段とを備えたことを特徴とす
る。

実施例 以下、本実施例の概略を説明する。なお、実施例におい
ては、データ出力装置としてレーザビームプリンタを示
すが、本発明はこれに限定されるものでない。

本実施例のレーザビームプリンタは、ホストシステムか
らプリンターに転送されるプリントされるべきデータと
それに付随したコマンドの転送手段と、それとは逆にプ
リンタからホストシステムに転送されるプリンタのエラ
ー状態を転送する手段のもつものである。さらに具体的
には、プリントするために、一担プリントイメージをビ
ットマップメモリーに展開して、それをプリントするよ
うなビットマップメモリーをもつものである。このプリ
ンタは時には、プリントをコントロールするプリンタエ
ンジンとイメージを作成するシステムコントローラに分
離されるような複合システムとなることもある。このよ
うな複合システムにおいては、システムに大きな影響を
及ぼすオペレーションそして機構上の一般的な問題のほ
かに、数々のシステムエラーが起こる。このようなエラ
ーの状態はプリンタよりホストシステムに通知される。
また、上記エラーはプリンタの制御手段によって、プロ
ッタモードにおけるデータの手順不良のようなシビアエ
ラー、そしてメモリ不良のようなフェイタルエラーなど
に区分される。

以下、実施例を詳細に説明する。本発明に係わるレーザ
ビームプリンタのハードウエアブロック図を第１図に示
す。プリンター50はホストターミナル40（通常コンピュ
ータ又はコンピュータシステム）から送られる制御デー
タおよび印字データを受けとる。フリンタ50はレーザプ
リントエンジン52を含み、このエンジン52はメカ構造
と、このメカ構造を制御するための種々のコントロール
及び検出を行うマシンコントロールボード54とから成
る。マシンコントロールボード54は、ビットマップコン
トローラ58（後で述べるがビットマップメモリ60をコン
トロールする）と同様にビットマップCPU56とタイムシ
ェア方式によって結ばれる。ビットマップCPU56はイン
ターフェイス62を経由してホストターミナル40からの信
号（データ）を受信し、フロントパネル70（第４図参
照）によって指示されたフォーマットに従がってプリン
トデータを作成する。また、ビットマップコントローラ
58は、フォントカートリッジ80からフォントデータやソ
フトウエアのダウンロードの受信を行なう。なお、フォ
ントカートリッジ80はオペレータによって選択可能であ
り、かつ着脱自在であって、テストプログラムのダウン
ロードやソフトウエアのバージョンアップにも使われ
る。

第２図は、ビットマップCPU56におけるデータ処理のブ
ロック図であり、ビットマップCPU56はホストターミナ
ル40からのデータ、及び、ホストターミナル40に対する
データを双方向の伝送チャンネル90を経由してコントロ
ールし、また、ビットマップコントローラ58及びマシン
コントロールボード54との信号のコントロールを行なっ
ている。ホストターミナル40からのキャラクタ及びコマ
ンドデータは、ホストインプットプロセス94がキャラク
タ及びコマンドの処理を終了するまで、一時的にインプ
ットバッファ92に貯えられる。ページバッファ96には、
ビットマップファイリングプロセス98がビットマップコ
ントローラ58にデータを渡す処理が終了するまで、ホス
トインプットプロセス94からのキャラクタ情報が貯えら
れる。また、エンジンコントローラプロセス88は、マシ
ンコントロールボード54に対する制御信号を処理し、エ
ンジンのステータスをチェックするとともに、フロント
パネルプロセス86からの指令と同様に、オペレータが指
示した指令をホストインプットプロセス94から受け処理
する。フロントパネルのSW信号は、フロントパネルプロ
セス86,エンジンコントロールプロセス88及びホストイ
ンプットプロセス94からのシステムステータスやエンジ
ンステータスと同様に、ホストアウトプットプロセス84
にて処理され、双方向チャンネル90を経由してホストタ
ーミナル40に送られる。

ビットマップCPU56は第２図に示されるような機能をも
ち、また、概念的には第３図に示される64Kバイトのメ
モリー60をもつ。第３図はバンク1,2,3として示される
３つの異なったモードを示し、それぞれの状況（モー
ド）に応じて使いわけられる。バンク１はメモリーのア
ドレス割り付を示す。バンク２はトータル64Kバイトの
システムRAMエリア100が32KバイトのシステムROMエリア
102とRAM104エリアに分割される。システムROMエリア10
2には通常動作のためのフォームウエアがフォントカー
トリッジ80からダウンロードされ、RAM104エリアはイン
プットバッファ92,ページバッファ96などに使用され
る。オペレーションシステムは、第３のバンクに含まれ
る。これは、上位32KバイトにあるRAMエリア104Aと同様
に106の32KバイトのROM又はRAMのミラーされたものであ
る。しかしながら、4Kバイトのローダエリア108は、シ
ステムエラーチェックに用いられるような場合におい
て、ROMオペレーティングシステムを一時的に書き替え
るため、64KバイトのシステムRAM100の下位に32Kバイト
のシステムがロードされる時にアクティブになる。ま
た、256バイトのRAMエリア110は、第１図のエンジンの
コントロールで述べたもので、64Kバイトメモリーの最
下位にマップされている。このメモリーはエンジンコン
トロールボード54とビットマップCPU56の相互のデータ
伝送に使われる。シーケンス上、32KバイトのシステムR
OMには、パワーオン時、4Kバイトのローダプログラム10
8にジャンプするようにJUMP命令が組み込まれている。
また、ハードウエア上のエラーが検出されると、以下に
説明するホストに対してエラー信号（データ）を送出す
る機能が組み込まれている。ハードウエア構造に係わる
エラーであれば基本的にはフェイタルエラーとなり全て
の機能が禁止される。第４図に図示されるフロントパネ
ル70とプリンタプロセスコントローラはデータ伝送を行
なう。エラー時には、フォールトLED122は点灯し、２桁
の７セグメント表示装置124にエラーコードが表示され
る。もし、フロントパネルに表示されるエラーがリカバ
ブルエラーであれば、オペレータの介在により復帰させ
るか、ホストからのリセット信号により正常に戻すこと
が出来る。

本発明によるデータ出力装置は、基本的にパワーオンシ
ーケンスがいくつかのエラー処理ルーチンを含む4Kロー
ダーを起動する。そして、4Kローダはシステムをシステ
ムRAM100の下位の32Kバイトエリアにロードし、通常動
作時は4Kローダーはシステムメモリーからはずれる。フ
ェイタルエラーが起こると、4Kローダー108はシステム
メモリーに再マップされ、メカ的なエラーかプログラム
エラーかのチェックをするために起動される。それか
ら、4Kローダー108はフロントパネル70にエラーコード1
0から79の何れかを表示し、ビットマップCPU56のシステ
ムにあるエラー検出およびホストとの通信サブルーチン
にデータを渡す。このデータは８ビット構成で下位７ビ
ットはエラーコードを示し、上位の１ビットはシビアま
たはフェイタルエラーであることを示すフラグである。
このエラーコードを受けて、これはフロントパネル70の
７セグメント124に示されるコードと同一であるが、シ
ステムは現在の状態をホスト40に伝送する。また本発明
によれば、双方向のチャンネル90を経由してホストに対
し、フロントパネルから設定されたオペレーションフォ
ーマット（キー操作）を全て伝送することも可能であ
る。

オペレーティングシステムとローダの関連は第５図の15
0に示される。オペレイティングシステムはコールドス
タートシーケンス152から開始され、ローダ154にて実際
のシーケンスが始まる。ステップ156でハードのイニシ
ャライズと自己診断が行なわれ、その後、コントロール
はローダーからオペレーティングシステムに戻る（15
8）。通常動作はステップ160で行なわれ、周期的にステ
ップ162でシビアエラーのチェック、ステップ164でフェ
イタルエラーのチェックが行なわれる。もし、シビアエ
ラーがステップ162で検出されると８ビットのエラーコ
ードの最上位ビットにシビアエラーを示すフラグがステ
ップ166で付加され、ローダーはホストからのリセット
コマンドをステップ168,170で待つ。もし、リセットコ
マンドをホスト40から受けるとローダーはステップ156
に戻り、ハードウエアのイニシャライズと自己診断を行
ない、通常動作のためのオペレイティングシステムに戻
る。

ステップ164にてフェイタルエラーを検出した場合は、
ステップ172でホストに対し通知し、コントロールをロ
ーダに移す。ローダーにはフェイタル処理ルーチンがあ
り第４図で示されるフロントパネルにエラーコードを表
示するとともにフリッカーさせアラームを鳴らすことに
よりオペレータに警告する。そして、このステップ174
では全ての処理（インターラプト）を禁止する。これに
より、ハードウエアのイニシャライズ及び自己診断を行
なうステップ156に戻り、通常動作に戻るためには、オ
ペレーターのパワーダウンによるリセットしか手段がな
いようにステップ176で待つ。

本発明の他の実施例を第６図のオペレーション151に示
す。前述第５図と同様にオペレーティングシステムはス
テップ152のコールドスタートシーケンスから始まり、
コントロールはステップ154のローダーに移る。ステッ
プ156でハードウエアのイニシャライズと自己診断が行
なわれた後、コントロールはステップ158のオペレーテ
ィングシステムに移る。通常動作はステップ160から始
まる。もし、ステップ161でエラーが検出されるとステ
ップ163でホストに通知される。この時、検出したエラ
ーがシビアエラーであればエラーコードの最上位のビッ
トにシビアエラーフラグが付加される。その後、コント
ロールはローダーに移され、ステップ165でエラーコー
ドの表示と警告が行なわれる。ステップ167にて検出さ
れたエラーがシビアエラーかどうか判定され（これは最
上位のビットによって判断される）、シビアエラーであ
ればステップ165,167,169をホストターミナルからのリ
セットコマンド“ESC"“R"を受けるまでループする。ス
テップ169でホストからのコマンドを受けるとハードウ
エアのイニシャライズと自己診断を行なうためにステッ
プ156に戻る。もし、エラーがシビアエラーでないと
（フェイタルもしくはリカプセルエラー）、ステップ16
5,167をシステムがコールドスタート（ステップ152）す
るためにオペレータのパワーオン（リセット）があるま
でループする。

今まで述べてきたようにエラー状態はフェイタルとシビ
アに区分され、また、リカバブルエラーもあり、これら
のほとんどはフロントパネルの２桁の７セグメント124
に表示され、あるものはホスト40に通知される。

フェイタルエラーでなくシビアエラーはチャンネル90を
経由してホストからビットマップCPUに対するコマンド
によりプリンタ50のリセットを行なうことが可能であ
る。フェイタルエラーはシステムのパワー再投入、言い
換えればオペレーターによりリセットが必要である。

通常、エラーはエラーコードにより分類される。リカバ
ブルエラーはコード“E1"から“E2"で示される。10から
19までのエラーコードはパワーオンシーケンスによって
検出され全てフェイタルエラーである。20から29までの
コードはメカエラーでありメカニカルコントロールプロ
セッサによって検出される。これらは、プリントそのも
のに関わるため全てフェイタルエラーである。30から39
までのエラーは一時的（ディバッグ用）はソフトウエア
のバグである。これらの中にはコモンRAMメモリー（FF0
0HからFFFFH）を経由してのエンジンプロセッサとビッ
トマップCPUの通信上のエラーが含まれ、タイミングや
ソフトウエア上のエラーであり、30から33までが該当す
る。ホストのプログラムミスは40から49であり、基本的
な接続ミスや通信ミスは50から59に示される。ソフトウ
エア上のエラーは60から69で通常製品（ユーザサイド）
では起こらない。エラーコード70から79までには静電気
によるものなど素子の一時的なノイズによるものであ
る。

本発明による高機能なコンピュータ用のデータ出力装置
を最大限に使用するためには、ここでは説明していない
が、ホスト40にセットされるプリンタを動作させるため
のドライバープログラムは前述されたエラーコードを判
別して必要に応じてシステムリセットを行うことの出来
るような高度なものでなければならない。

発明の効果 以上の説明から明らかなように、本発明においては、デ
ータ出力装置のエラーをホストシステムが検知すること
が出来るとともに、発生したエラーの状態に応じてデー
タ出力装置を制御することによって、システム全体とし
ては、より高度な統合された機能をもつことができ、パ
フォーマンスを上げることが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例であるレーザビームプリンタの
ハードウエアブロック図、第２図は第１図に示すレーザ
ビームプリンタのデータ処理ブロック図、第３図はビッ
トマップメモリのメモリマップ図、第４図はフロントパ
ネルの平面図、第５図はオペレイティングシステムとロ
ーダとの関連を示すエラー処理のフローチャート、第６
図は別実施例のエラー処理のフローチャートである。 （40）……ホストターミナル、（50）……レーザビーム
プリンタ、（56）……ビットマップCPU、（90）……双
方向チャンネル。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ホストシステムとの双方向の通信手段を有
   し、ホストシステムから転送されてくるデータを出力す
   るデータ出力装置において、 データ出力装置のエラーを検知する検知手段と、 該エラー検知手段によってエラーが検知されたとき、エ
   ラー検知状態を上記ホストシステムに通知する手段と、 上記検知手段によって検知されたエラーの種類を識別す
   る識別手段と、 検知されたエラーが所定の種類のエラーであると上記識
   別手段によって識別されたとき、上記ホストシステムか
   らの所定の信号によってデータ出力装置を所定の状態に
   リセットする制御手段とを備えたことを特徴とするデー
   タ出力装置。