JPH0742580U - ゲート用同期パルス発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 信号パルスと同期したＨｉ状態時間が信号パ
ルスより短いゲートパルスを簡易な回路構成で発生させ
る。 【構成】 三角波発振器２とコンパレータ３とを接続
し、該三角波発振器２とコンパレータ４との間に抵抗５
を配設して、該抵抗５の後段から分岐させ抵抗６を設け
てグランド７へ接続する。そして、前記コンパレータ３
及びコンパレータ４にパルス幅制御電圧値Ｖ_k を印加す
ることにより、該コンパレータ３は前記コンパレータ４
から出力される信号パルスと同期し、且つ、Ｈｉ状態時
間が信号パルスより短いゲートパルスを出力する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、パルス発生回路に関するものであり、特に、信号パルスと同期し たゲートパルスを出力するゲート用同期パルス発生回路に関するものである。

【０００２】

【従来の技術】

従来、信号パルスと同期してオン状態時間の短いゲートパルスを発生させる方 法は、マイクロコンピュータ等でソフトウェア的に発生させる方法及び遅延回路 を組み合せて発生させる方法が知られている。

【０００３】

【考案が解決しようとする課題】

上記従来の信号パルスと同期してオン状態時間の短いゲートパルスを発生させ る方法は、マイクロコンピュータ等を使った場合、並びに遅延回路を組合せて発 生させる場合のいずれに於ても構成が複雑である。そして、マイクロコンピュー タ等の高価な部材を使用しているため、コストが高いという欠点がある。

【０００４】 そこで、信号パルスと同期してオン状態時間の短いゲートパルスを簡単な構成 で且つ、安価な装置にて発生させるために解決せらるべき技術的課題が生じてく るのであり、本考案は該課題を解決することを目的とする。

【０００５】

【課題を解決するための手段】

この考案は上記目的を達成するために提案せられたものであり、第１のコンパ レータと第２のコンパレータとを配設し、該第１及び第２のコンパレータの一方 の端子に各々パルス幅制御電圧を印加し、該第１及び第２のコンパレータの他方 の端子に三角波発振器の出力を接続して、前記パルス幅制御電圧或いは該三角波 発振器電圧の一方を、前記第１と第２のコンパレータにおいて電圧差を設け、パ ルス周期が同期し且つ、異なるパルス幅のパルス信号を出力するように構成した ゲート用同期パルス発生回路を提供するものである。

【０００６】

【作用】

並列接続した２台のコンパレータに各々同一周波数の三角波を入力する。そし て、第１のコンパレータに入力される三角波の最高電圧値より第２のコンパレー タに入力される三角波の最高電圧値を降下させる。これにより、第２のコンパレ ータに入力される三角波が一定電圧値まで達するのに要する時間は第１のコンパ レータに入力される三角波が一定電圧値まで達する時間より長くなる。

【０００７】 更に、第１及び第２のコンパレータに同一値のパルス幅制御電圧を印加すると 、第１のコンパレータの入力三角波がパルス幅制御電圧値に達してゲートパルス をオフ状態とした後に、第２のコンパレータの入力三角波はパルス幅制御電圧値 に達する。然る後、第１のコンパレータの入力三角波がパルス幅制御電圧値より 降下してゲートパルスをオン状態とする前に、第２のコンパレータの入力三角波 がパルス幅制御電圧値より降下する。このため、第１のコンパレータからのゲー トパルスは第２のコンパレータからの信号パルスよりオン状態となるのが遅く、 そして、オフ状態となるのが早い。

【０００８】 斯くの如く、本考案の回路から発振される信号パルス及びゲートパルスは同一 周期で最高電圧値の異なる三角波を発振源として用いるためパルス信号出力が同 期し、且つ、パルス信号のオン状態時間の異るパルスを出力できる。 又、コンパレータに同一三角波を入力して、異なるパルス幅制御電圧を印加し た場合も、上述した最高電圧値の異なる三角波を入力した場合と同様に、三角波 を発振源としたパルス信号出力が同期して、パルス信号のオン状態時間の異なる パルスを出力できる。

【０００９】

【実施例】

以下、本考案の一実施例を図１乃至図４に従って詳述する。図１はゲート用同 期パルス発生回路１を示しており、符号２は三角波発振器である。該三角波発振 器２とコンパレータ３のマイナス入力端子とを接続し、該三角波発振器２とコン パレータ４のマイナス入力端子間に抵抗値Ｒ₁ の抵抗５を配設する。そして、該 抵抗５の後段から分岐して抵抗値Ｒ₂ の抵抗６を設け、グランド７へ接続する。

【００１０】 更に、前記コンパレータ３及びコンパレータ４のプラス入力端子は、パルス幅 制御電圧の入力端子８から並列に接続され、該入力端子８とグランド７間にバッ テリー等によってパルス幅制御電圧値Ｖ_k を印加する。該コンパレータ３及びコ ンパレータ４は各々出力端子９，１０からパルス信号を出力する。 図２に示すように、前記三角波発振器２は最高電圧値Ｖ_s の三角波を出力する ので、前記コンパレータ３は最高電圧値Ｖ_s の三角波１１が入力され、そして、 コンパレータ４へは抵抗５，６によって電圧値を降下された最高電圧値Ｖ_s ×Ｒ ₂ ／（Ｒ₁ ＋Ｒ₂ ）の三角波１２が入力される。そして、該コンパレータ３及び コンパレータ４のプラス入力端子には三角波１１，１２の最高電圧値より低い電 圧Ｖ_k を該コンパレータ３，４のパルス出力の基準となるパルス幅制御電圧とし て印加する。

【００１１】 図２の信号パルスの波形１３に示すように、信号パルス出力用の該コンパレー タ４は入力された三角波１２の電圧がパルス幅制御電圧値Ｖ_k より小のとき、出 力はＨｉ状態となり、三角波１２がパルス幅制御電圧値Ｖ_k 以上のとき、出力は Ｌｏ状態となる。 又、波形１４はコンパレータ３のゲートパルス波形を示しており、該コンパレ ータ３は入力される三角波１１の電圧がパルス幅制御電圧値Ｖ_k より小のとき、 出力はＨｉ状態となり、Ｖ_k 以上のとき出力はＬｏ状態となる。

【００１２】 該コンパレータ４のパルス信号がＬｏ状態となるのは、三角波１２の最高電圧 値が三角波１１の最高電圧値より低いため、該三角波１２の電圧がパルス幅制御 電圧値Ｖ_k 以上となるのが三角波１１の電圧がＶ_k 以上となったｔ₁ 秒後である 。そして、該コンパレータ３のパルス信号がＬｏ状態となったｔ₁ 秒後に該コン パレータ４のパルス信号がＬｏ状態となる。又、該コンパレータ４のパルス信号 がＨｉ状態となるのは、コンパレータ３のパルス信号がＨｉ状態となるｔ₁ 秒前 である。

【００１３】 斯くして、出力パルス信号の波形１３と波形１４とは同期し且つ、該ゲートパ ルスの波形１４は波形１３に対してＨｉ状態の短いパルス信号として出力される 。 更に、本考案の回路から出力されるパルス信号の周波数は入力する三角波発振 器の周波数を変えることによって変更することが可能である。

【００１４】 図３は他の実施例のゲート用同期パルス発生回路２１を示しており、符号２２ は三角波発振器である。該三角波発振器２２とコンパレータ２３及びコンパレー タ２４とのマイナス入力端子を接続する。そして、該コンパレータ２３のプラス 入力端子とパルス幅制御電圧の入力端子２８とを接続して、コンパレータ２３の プラス入力端子と前記コンパレータ２４のプラス入力端子間に抵抗値Ｒ₃ の抵抗 ２５を配設して、該抵抗２５の後段から分岐して抵抗値Ｒ₄ の抵抗２６を設け、 グランド２７へ接続する。更に、前記入力端子２８とグランド２７間にパルス幅 制御電圧値Ｖ_k を印加して、該コンパレータ２３，２４の出力端子２９，３０か らパルス信号を出力する。

【００１５】 図４に示すように、前記三角波発振器２２から最高電圧値Ｖ_s にて発振される 三角波３１は、各々該コンパレータ２３及びコンパレータ２４へ入力される。そ して、パルス幅制御電圧は該コンパレータ２３のプラス入力端子には電圧値Ｖ_k が印加され、該コンパレータ２４には抵抗２５，２６によって降下された電圧値 Ｖ_k ×Ｒ₄ ／（Ｒ₃ ＋Ｒ₄ ）が印加される。

【００１６】 図４のゲートパルスの波形３２に示すように、ゲートパルス出力用のコンパレ ータ２４は入力された三角波３１の電圧が電圧値Ｖ_k ×Ｒ₄ ／（Ｒ₃ ＋Ｒ₄ ）よ り小のとき、信号パルスを出力し、該三角波３１の電圧が電圧値Ｖ_k ×Ｒ₄ ／（ Ｒ₃ ＋Ｒ₄ ）以上のとき、ゲートパルスを出力しない。 又、波形３３に示すように、信号パルス出力用のコンパレータ２３は入力され た該三角波３１が電圧値Ｖ_k より小のとき信号パルスを出力し、電圧値Ｖ_k 以上 のとき信号パルスを出力しない。そして、前記コンパレータ２４から出力される ゲートパルスは該コンパレータ２３から出力される信号パルスよりｔ₂ 秒遅くＨ ｉ状態となるとともに、ｔ₂ 秒早くＬｏ状態となる。

【００１７】 而して、出力パルス信号の波形３２と波形３３とはパルス周期が同期して、該 ゲートパルスの波形３２は波形３３に対してＨｉ状態の短いパルス信号を出力す る。ここで、上記説明において、該三角波は左右対称な二等辺三角形となってい るが、該三角形は左右非対称な三角形でも良く、この非対称な三角形の三角波を 使用すれば、Ｈｉ及びＬｏとなるときの各パルス信号の差を夫々異なる任意の幅 に変えることが可能である。

【００１８】 尚、本考案は、本考案の精神を逸脱しない限り種々の改変を為すことができ、 そして、本考案が該改変されたものに及ぶことは当然である。

【００１９】

【考案の効果】

この考案は、上記一実施例にて詳述せる如く、本考案のゲート用同期パルス発 生回路は１台の三角波発振器から信号パルス及びゲートパルスの発信周期を得て いる。そして、２台のコンパレータは三角波発振器或いはパルス幅制御電圧の一 方の電圧を降下させて、各々のコンパレータに入力することにより、Ｈｉ状態時 間の異なる信号パルス及びゲートパルスを発信する。

【００２０】 斯くして、該ゲート用同期パルス発生回路は信号パルスと同期したＨｉ状態の 短いゲートパルスを出力できるとともに、三角波発振器、コンパレータ及び抵抗 から構成されるため、非常に構成が簡単である。又、マイクロコンピュータ等の 高価な部材を使用していないためコスト削減にも寄与でき、且つ、簡単な部材構 成のため保守作業等も容易である等、正に諸種の実用的効果を奏する考案である 。

【図面の簡単な説明】

【図１】本考案の一実施例を示し、その回路図。

【図２】三角波と信号パルスの動作波形を示す解説図。

【図３】本考案の他の実施例を示し、その回路図。

【図４】三角波と信号パルスの動作波形を示す解説図。

【符号の説明】

１，２１ ゲート用同期パルス発生回路 ２，２２ 三角波発振器 ３，４，２３，２４ コンパレータ Ｖ_k パルス幅制御電圧

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 第１のコンパレータと第２のコンパレー
   タとを配設し、該第１及び第２のコンパレータの一方の
   端子に各々パルス幅制御電圧を印加し、該第１及び第２
   のコンパレータの他方の端子に三角波発振器の出力を接
   続して、前記パルス幅制御電圧或いは該三角波発振器電
   圧の一方を、前記第１と第２のコンパレータにおいて電
   圧差を設け、パルス周期が同期し且つ、異なるパルス幅
   のパルス信号を出力するように構成したことを特徴とす
   るゲート用同期パルス発生回路。