JPH0743960B2 - ダイナミック型メモリ回路 - Google Patents
ダイナミック型メモリ回路Info
- Publication number
- JPH0743960B2 JPH0743960B2 JP62276386A JP27638687A JPH0743960B2 JP H0743960 B2 JPH0743960 B2 JP H0743960B2 JP 62276386 A JP62276386 A JP 62276386A JP 27638687 A JP27638687 A JP 27638687A JP H0743960 B2 JPH0743960 B2 JP H0743960B2
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- potential
- power supply
- dynamic memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000013500 data storage Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリ装置のメモリセルのデータ蓄積に
コンデンサを用いたダイナミック型メモリ回路に関し、
且つ、そのコンデンサがMOS（Metal Oxide Silicon）型
コンデンサを用いて構成されるダイナミック型メモリ回
路に関する。
コンデンサを用いたダイナミック型メモリ回路に関し、
且つ、そのコンデンサがMOS（Metal Oxide Silicon）型
コンデンサを用いて構成されるダイナミック型メモリ回
路に関する。
従来、半導体メモリ回路に於ける代表的なダイナミック
型メモリセルは１トランジスタ型と呼ばれ、第２図に示
される様に、トランジスタのMOS型コンデンサにより構
成されており、このコンデンサを構成する為に、コンデ
ンサのデータが供給される駆動側電極に対向する対向電
極の電位すなわち対極電位は電源電圧、又は、電源電圧
を分圧した特定電位を発生する対極電位供給回路の出力
電圧に接続される構成となっていた。
型メモリセルは１トランジスタ型と呼ばれ、第２図に示
される様に、トランジスタのMOS型コンデンサにより構
成されており、このコンデンサを構成する為に、コンデ
ンサのデータが供給される駆動側電極に対向する対向電
極の電位すなわち対極電位は電源電圧、又は、電源電圧
を分圧した特定電位を発生する対極電位供給回路の出力
電圧に接続される構成となっていた。
上述した従来のダイナミック型メモリ回路においては、
メモリセルを構成するコンデンサには、MOS型コンデン
サが用いられている。ダイナミックメモリのビット数増
大によって、ダイナミックメモリの大容量化が進むにつ
れて、このメモリセルを構成するコンデンサの小型化が
要求されるが、ダイナミックメモリの信頼度の一つであ
るソフトエラーの問題を克服する為には、ある一定量の
要領を保つ必要がある。従って、小型、且つ、コンデン
サ容量を大きくする為に薄膜化の技術が進められてい
る。
メモリセルを構成するコンデンサには、MOS型コンデン
サが用いられている。ダイナミックメモリのビット数増
大によって、ダイナミックメモリの大容量化が進むにつ
れて、このメモリセルを構成するコンデンサの小型化が
要求されるが、ダイナミックメモリの信頼度の一つであ
るソフトエラーの問題を克服する為には、ある一定量の
要領を保つ必要がある。従って、小型、且つ、コンデン
サ容量を大きくする為に薄膜化の技術が進められてい
る。
しかし、薄膜化が進む事によって、コンデンサを構成す
る酸化膜等の耐圧は低下し、従って、メモリセルコンデ
ンサの対極にメモリ回路を電源電圧を直接印加する事は
困難になって来ており、メモリ回路の電源電圧より分圧
した対極電位供給回路を設けて、この出力電圧をコンデ
ンサの対極電位に接続する事が一般化しつつある。
る酸化膜等の耐圧は低下し、従って、メモリセルコンデ
ンサの対極にメモリ回路を電源電圧を直接印加する事は
困難になって来ており、メモリ回路の電源電圧より分圧
した対極電位供給回路を設けて、この出力電圧をコンデ
ンサの対極電位に接続する事が一般化しつつある。
この為、メモリ回路の信頼度を実施例する為に、メモリ
の電源電圧を上昇させても、メモリセル対極電位は、常
に分圧された電位となる為に、メモリ電源電圧を上昇さ
せても、メモリセルを構成するコンデンサの信頼度検査
を実施できず、又、正確なメモリセルコンデンサの耐圧
に対する試験が不可能となるという欠点がある。
の電源電圧を上昇させても、メモリセル対極電位は、常
に分圧された電位となる為に、メモリ電源電圧を上昇さ
せても、メモリセルを構成するコンデンサの信頼度検査
を実施できず、又、正確なメモリセルコンデンサの耐圧
に対する試験が不可能となるという欠点がある。
本発明のダイナミック型メモリ回路は、データの供給を
受ける駆動側電極に対向して対向電極を有するデータの
蓄積用のコンデンサと、前記対向電極に電源電圧を予め
定めた分圧比で分圧した対極電位を供給する対極電位供
給回路とを備えるダイナミック型メモリ回路において、
電源と前記対向電極との間に挿入され試験時に前記電源
電圧を直接前記対向電極に供給するヒューズ手段を備え
て構成される。
受ける駆動側電極に対向して対向電極を有するデータの
蓄積用のコンデンサと、前記対向電極に電源電圧を予め
定めた分圧比で分圧した対極電位を供給する対極電位供
給回路とを備えるダイナミック型メモリ回路において、
電源と前記対向電極との間に挿入され試験時に前記電源
電圧を直接前記対向電極に供給するヒューズ手段を備え
て構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のダイナミック型メモリ回
路の構成図である。
路の構成図である。
ダイナミック型メモリの信頼度試験を実施する場合、対
極電位供給回路１の出力電位V0は、電源パッド２から供
給されるメモリの外部電源電圧VCCに直接に接続される
為に、対極電位供給回路１の電位とは無関係に電源電圧
VCCの値そのものとなる。
極電位供給回路１の出力電位V0は、電源パッド２から供
給されるメモリの外部電源電圧VCCに直接に接続される
為に、対極電位供給回路１の電位とは無関係に電源電圧
VCCの値そのものとなる。
又、ヒューズ３を切断すると、メモリセル対極電位V1は
電源電圧線４から切離される為に、本来意図した対極電
位供給回路１の電圧V0が接続されるので、信頼度等の評
価が不要の場合はヒューズを溶断する事で、供給目的の
メモリ回路そのものとして実現しうる。
電源電圧線４から切離される為に、本来意図した対極電
位供給回路１の電圧V0が接続されるので、信頼度等の評
価が不要の場合はヒューズを溶断する事で、供給目的の
メモリ回路そのものとして実現しうる。
本発明の対象とする大容量のダイナミックメモリにおい
ては、一般に、メモリセルアレイ全体を一部をリダンダ
ンシーセル部として含む複数のブロックに分割し、上記
単位ブロックすなわちメモリセル部毎にヒューズを用い
て分離できるように構成し、試験結果製造不良と判定さ
れたメモリセル部を対応のヒューズの溶断により分離し
上記リダンダンシーセル部に置換する方式が用いられて
いる。したがって、上述したように信頼度試験および通
常動作の切替にヒューズを用いることは、特別な設備の
追加や工程の増加をもたらすことなく容易に実施でき
る。
ては、一般に、メモリセルアレイ全体を一部をリダンダ
ンシーセル部として含む複数のブロックに分割し、上記
単位ブロックすなわちメモリセル部毎にヒューズを用い
て分離できるように構成し、試験結果製造不良と判定さ
れたメモリセル部を対応のヒューズの溶断により分離し
上記リダンダンシーセル部に置換する方式が用いられて
いる。したがって、上述したように信頼度試験および通
常動作の切替にヒューズを用いることは、特別な設備の
追加や工程の増加をもたらすことなく容易に実施でき
る。
以上説明したように本発明は、試験時にメモリセルのデ
ータ蓄積用のコンデンサの対極電位として電源電圧を直
接供給するよう挿入されたヒューズ手段を備えることに
より、特別な設備の追加や工程を増加することなく、供
給対象のデバイスと同一のデバイスを用いてメモリ回路
の信頼度評価のための上記コンデンサの耐圧試験を容易
に実施できるという効果がある。
ータ蓄積用のコンデンサの対極電位として電源電圧を直
接供給するよう挿入されたヒューズ手段を備えることに
より、特別な設備の追加や工程を増加することなく、供
給対象のデバイスと同一のデバイスを用いてメモリ回路
の信頼度評価のための上記コンデンサの耐圧試験を容易
に実施できるという効果がある。
第１図は本発明の一実施例のダイナミック型メモリ回路
の構成図、第２図は従来用いられているダイナミック型
メモリセルの構成図を示す図である。 １……メモリセル対極電位、VCC……電源電圧、V0……
対極電位供給回路の出力電位、１……対極電位供給回
路、２……電源パッド、３……メモリ周辺回路入出力回
路、４……電源電圧線、５……メモリセル、10……ビッ
ト線、20……ワード線。
の構成図、第２図は従来用いられているダイナミック型
メモリセルの構成図を示す図である。 １……メモリセル対極電位、VCC……電源電圧、V0……
対極電位供給回路の出力電位、１……対極電位供給回
路、２……電源パッド、３……メモリ周辺回路入出力回
路、４……電源電圧線、５……メモリセル、10……ビッ
ト線、20……ワード線。
Claims (1)
- 【請求項１】データの供給を受ける駆動側電極に対向し
て対向電極を有するデータの蓄積用のコンデンサと、前
記対向電極に電源電圧を予め定めた分圧比で分圧した対
極電位を供給する対極電位供給回路とを備えるダイナミ
ック型メモリ回路において、 電源と前記対向電極との間に挿入され試験時に前記電源
電圧を直接前記対向電極に供給するヒューズ手段を備え
ることを特徴とするダイナミック型メモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276386A JPH0743960B2 (ja) | 1987-10-30 | 1987-10-30 | ダイナミック型メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276386A JPH0743960B2 (ja) | 1987-10-30 | 1987-10-30 | ダイナミック型メモリ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01118299A JPH01118299A (ja) | 1989-05-10 |
| JPH0743960B2 true JPH0743960B2 (ja) | 1995-05-15 |
Family
ID=17568690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276386A Expired - Lifetime JPH0743960B2 (ja) | 1987-10-30 | 1987-10-30 | ダイナミック型メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743960B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527254A (en) * | 1982-11-15 | 1985-07-02 | International Business Machines Corporation | Dynamic random access memory having separated VDD pads for improved burn-in |
| JPS59180888A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 半導体記憶装置 |
-
1987
- 1987-10-30 JP JP62276386A patent/JPH0743960B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01118299A (ja) | 1989-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590079A (en) | Wafer burn-in test circuit of a semiconductor memory device | |
| US6324106B2 (en) | Semiconductor memory device capable of recovering defective bit and a system having the same semiconductor memory device | |
| US7057927B2 (en) | Floating-body dynamic random access memory with purge line | |
| US6791175B2 (en) | Stacked type semiconductor device | |
| US20090040807A1 (en) | Semiconductor memory device | |
| US4527254A (en) | Dynamic random access memory having separated VDD pads for improved burn-in | |
| US4862416A (en) | Semiconductor memory device with redundant memory cell | |
| US5523977A (en) | Testing semiconductor memory device having test circuit | |
| EP0486794A2 (en) | DRAM having extended refresh time | |
| US4783781A (en) | Semiconductor memory device having redundancy configuration with read circuit for defective memory address | |
| EP0488425B1 (en) | Semiconductor memory device | |
| JPH0743960B2 (ja) | ダイナミック型メモリ回路 | |
| KR950011730B1 (ko) | 동적 랜덤 액세스 메모리 장치 | |
| US20040047171A1 (en) | Sensing test circuit | |
| JPS60254653A (ja) | 半導体記憶装置 | |
| JP3175945B2 (ja) | ダイナミック型半導体記憶装置 | |
| EP0149403A2 (en) | Sense amplifier for static MOS memory | |
| JPH1092200A (ja) | 半導体装置およびそのバーンイン方法 | |
| JPH06232370A (ja) | ダイナミックラムセル | |
| JPH09232450A (ja) | 半導体装置 | |
| JPS59152597A (ja) | メモリ回路 | |
| JP2832995B2 (ja) | 不揮発性半導体メモリ | |
| JPH06103783A (ja) | スタティック型記憶回路 | |
| JPS6284491A (ja) | 半導体記憶装置 | |
| JP3306920B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 13 |