JPH0744523A - Ｏｔｐマイコン - Google Patents
ＯｔｐマイコンInfo
- Publication number
- JPH0744523A JPH0744523A JP18607393A JP18607393A JPH0744523A JP H0744523 A JPH0744523 A JP H0744523A JP 18607393 A JP18607393 A JP 18607393A JP 18607393 A JP18607393 A JP 18607393A JP H0744523 A JPH0744523 A JP H0744523A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- mode
- terminal
- otp
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】ＯＴＰマイコンのＶｐｐ兼用端子をデバイスに
ラッチアップ等の悪影響を及ぼすことなくマイコンモー
ド時にはプルアップ抵抗内蔵端子として使用できるよう
にする。 【構成】マイコン内部のＰＲＯＭ１４へのプログラム書
き込み用電源電圧Ｖｐｐの端子およびロジック回路が接
続された入力端子１１に、抵抗として使用するＭＯＳト
ランジスタ４のドレインを接続し、ＯＴＰマイコンを通
常のマイコンとして使用するマイコンモードが選択され
た時には回路内のデバイス電源電圧Ｖｃｃ（Ｖｐｐ＞Ｖ
ｃｃ）を前記ＭＯＳトランジスタ４のソース電位として
供給し、ＰＲＯＭ１４にプログラムを書き込むマイコン
モードが選択された時にはＶｐｐをＭＯＳトランジスタ
のソース電位として供給する。
ラッチアップ等の悪影響を及ぼすことなくマイコンモー
ド時にはプルアップ抵抗内蔵端子として使用できるよう
にする。 【構成】マイコン内部のＰＲＯＭ１４へのプログラム書
き込み用電源電圧Ｖｐｐの端子およびロジック回路が接
続された入力端子１１に、抵抗として使用するＭＯＳト
ランジスタ４のドレインを接続し、ＯＴＰマイコンを通
常のマイコンとして使用するマイコンモードが選択され
た時には回路内のデバイス電源電圧Ｖｃｃ（Ｖｐｐ＞Ｖ
ｃｃ）を前記ＭＯＳトランジスタ４のソース電位として
供給し、ＰＲＯＭ１４にプログラムを書き込むマイコン
モードが選択された時にはＶｐｐをＭＯＳトランジスタ
のソース電位として供給する。
Description
【０００１】
【産業上の利用分野】この発明は、一度だけプログラム
の書き込みが可能なＰＲＯＭを内蔵する１チップマイコ
ン（One Time PROM Microcomputer ：ＯＴＰマイコン）
に関し、特には、プログラム書き込み用の電源端子を他
の入力端子として兼用して備えるＯＴＰマイコンに関す
るものである。
の書き込みが可能なＰＲＯＭを内蔵する１チップマイコ
ン（One Time PROM Microcomputer ：ＯＴＰマイコン）
に関し、特には、プログラム書き込み用の電源端子を他
の入力端子として兼用して備えるＯＴＰマイコンに関す
るものである。
【０００２】
【従来の技術】ＯＴＰマイコンでは、マイコン本体が通
常のマイコンとして動作するためのモードであるマイコ
ンモードと、ＯＴＰマイコン内に設けられたＰＲＯＭに
プログラムの書き込みを行うためのモードであるＯＴＰ
モードと、のいずれかが設定可能になっている。ＯＴＰ
マイコンのＰＲＯＭへのプログラムの書き込みを行うた
めには、プログラム書き込み電圧を入力するための入力
端子が必要である。プログラムの書き込みには一般に、
１２Ｖまたは２１Ｖ程度の電圧が用いられるが、プログ
ラムの書き込みは一度だけであるため、プログラムの書
き込みのためだけに専用の端子を設けるのは効率が悪
く、無駄である。そのため、他の端子と兼用して用いる
ことが考えられるが、その端子としてプルアップ抵抗を
内蔵する端子を兼用した場合には次のような問題が生じ
る。
常のマイコンとして動作するためのモードであるマイコ
ンモードと、ＯＴＰマイコン内に設けられたＰＲＯＭに
プログラムの書き込みを行うためのモードであるＯＴＰ
モードと、のいずれかが設定可能になっている。ＯＴＰ
マイコンのＰＲＯＭへのプログラムの書き込みを行うた
めには、プログラム書き込み電圧を入力するための入力
端子が必要である。プログラムの書き込みには一般に、
１２Ｖまたは２１Ｖ程度の電圧が用いられるが、プログ
ラムの書き込みは一度だけであるため、プログラムの書
き込みのためだけに専用の端子を設けるのは効率が悪
く、無駄である。そのため、他の端子と兼用して用いる
ことが考えられるが、その端子としてプルアップ抵抗を
内蔵する端子を兼用した場合には次のような問題が生じ
る。
【０００３】図３は内蔵のプルアップ抵抗としてＰＭＯ
Ｓトランジスタを用いた場合のプルアップ抵抗内蔵端子
の端子周辺回路を示す図である。図示するように、ＰＭ
ＯＳトランジスタからなるプルアップ抵抗のソースには
Ｖｃｃ（通常、５Ｖ程度）の電位が供給され、ゲートは
接地状態にある。一方、ドレインには、外部入力端子Ａ
が接続されている。ここで、外部入力端子ＡにＰＲＯＭ
への書き込みを行うための電圧Ｖｐｐ（１２Ｖまたは２
１Ｖ程度＝Ｖｃｃよりも高い電位）を供給すると、抵抗
を通してＶｐｐ端子からＶｃｃ端子に電流が流入し、該
２端子間が短絡してしまう。また、プルアップ抵抗をＭ
ＯＳトランジスタで構成した場合には、そのＭＯＳトラ
ンジスタを配置するウェルにも同様に電流が流入し、同
２端子の短絡につながる。同２端子間の短絡が、デバイ
スのラッチアップや、ひいてはデバイスの破壊につなが
ることは明らかである。
Ｓトランジスタを用いた場合のプルアップ抵抗内蔵端子
の端子周辺回路を示す図である。図示するように、ＰＭ
ＯＳトランジスタからなるプルアップ抵抗のソースには
Ｖｃｃ（通常、５Ｖ程度）の電位が供給され、ゲートは
接地状態にある。一方、ドレインには、外部入力端子Ａ
が接続されている。ここで、外部入力端子ＡにＰＲＯＭ
への書き込みを行うための電圧Ｖｐｐ（１２Ｖまたは２
１Ｖ程度＝Ｖｃｃよりも高い電位）を供給すると、抵抗
を通してＶｐｐ端子からＶｃｃ端子に電流が流入し、該
２端子間が短絡してしまう。また、プルアップ抵抗をＭ
ＯＳトランジスタで構成した場合には、そのＭＯＳトラ
ンジスタを配置するウェルにも同様に電流が流入し、同
２端子の短絡につながる。同２端子間の短絡が、デバイ
スのラッチアップや、ひいてはデバイスの破壊につなが
ることは明らかである。
【０００４】このようなことから、ＯＴＰマイコンのプ
ログラム書き込み用の電源端子としてはプルアップ抵抗
を内蔵しない端子、例えば、マイコンをテストモードに
設定するための端子（以下、テスト端子という）等が兼
用して用いられていた。テスト端子は、ＯＴＰマイコン
をマイコンモードで使用する際には、電源電位または接
地電位に電位固定するため、その端子形式をプルアップ
抵抗内蔵形式にする必要がなく、そのために、プログラ
ム書き込み用の電源端子として兼用されていた。
ログラム書き込み用の電源端子としてはプルアップ抵抗
を内蔵しない端子、例えば、マイコンをテストモードに
設定するための端子（以下、テスト端子という）等が兼
用して用いられていた。テスト端子は、ＯＴＰマイコン
をマイコンモードで使用する際には、電源電位または接
地電位に電位固定するため、その端子形式をプルアップ
抵抗内蔵形式にする必要がなく、そのために、プログラ
ム書き込み用の電源端子として兼用されていた。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うなプルアップ抵抗を内蔵する必要のない端子、例えば
テスト端子を有するマイコンの場合には問題はないが、
端子数の少ないマイコンの場合には上記のような兼用に
適した端子を備えているとは限らない。プルアップ抵抗
を内蔵する端子は、例えば、負極性アクティブのリセッ
ト端子等のように、プルアップ抵抗を利用してパワーオ
ン，リセットを動作させるものであり、プルアップ抵抗
が不可欠である。
うなプルアップ抵抗を内蔵する必要のない端子、例えば
テスト端子を有するマイコンの場合には問題はないが、
端子数の少ないマイコンの場合には上記のような兼用に
適した端子を備えているとは限らない。プルアップ抵抗
を内蔵する端子は、例えば、負極性アクティブのリセッ
ト端子等のように、プルアップ抵抗を利用してパワーオ
ン，リセットを動作させるものであり、プルアップ抵抗
が不可欠である。
【０００６】そこで、プルアップ抵抗を内蔵とはせずに
外付けにした端子を設けて、プログラムの書き込み時に
はプルアップ抵抗を外した状態で書き込みを行い、通常
のマイコンモードで使用するときには外付け部品のプル
アップ抵抗を外付けにした状態でリセット端子等として
使用することが考えられる。
外付けにした端子を設けて、プログラムの書き込み時に
はプルアップ抵抗を外した状態で書き込みを行い、通常
のマイコンモードで使用するときには外付け部品のプル
アップ抵抗を外付けにした状態でリセット端子等として
使用することが考えられる。
【０００７】ところが、ＰＲＯＭを内蔵するＯＴＰマイ
コンとは別に、これと同一機能を持つマスクＲＯＭを内
蔵する１チップマイコンがピンコンバチブルで供給され
ていることが多く、その場合にはマスクＲＯＭマイコン
の場合にも外付けのプルアップ抵抗を接続する必要が生
じる。また、マスクＲＯＭマイコンだけプルアップ抵抗
内蔵端子にするとピンコンパチブルではなくなり、ＯＴ
ＰマイコンとマスクＲＯＭマイコンとで機能および電気
的特性に差異が生じてしまう問題がある。
コンとは別に、これと同一機能を持つマスクＲＯＭを内
蔵する１チップマイコンがピンコンバチブルで供給され
ていることが多く、その場合にはマスクＲＯＭマイコン
の場合にも外付けのプルアップ抵抗を接続する必要が生
じる。また、マスクＲＯＭマイコンだけプルアップ抵抗
内蔵端子にするとピンコンパチブルではなくなり、ＯＴ
ＰマイコンとマスクＲＯＭマイコンとで機能および電気
的特性に差異が生じてしまう問題がある。
【０００８】なお、特開平３−２５６１８２号には、プ
ルアップ抵抗内蔵端子にＶｃｃ以上の電位が入力された
場合のプルアップ抵抗切断方法について示されている
が、この方法ではプルアップ抵抗の切断にも接続にも電
源立ち上げ後にリセット信号の操作が必要であり、電源
立ち上げ時から電源状態が決まっていなければならない
ＯＴＰマイコンには適さない。
ルアップ抵抗内蔵端子にＶｃｃ以上の電位が入力された
場合のプルアップ抵抗切断方法について示されている
が、この方法ではプルアップ抵抗の切断にも接続にも電
源立ち上げ後にリセット信号の操作が必要であり、電源
立ち上げ時から電源状態が決まっていなければならない
ＯＴＰマイコンには適さない。
【０００９】また、特開平２−３９７２２号には、電源
電位の切り換え方法について示されているが、この回路
は端子に外部からは一定電位の入力を与えることによっ
て動作するものであるため、プルアップ抵抗内蔵端子の
ように、端子に外部から電位を与えずにプルアップ抵抗
だけで信号線に電位を与えるような使用状態にあるもの
には適さない。
電位の切り換え方法について示されているが、この回路
は端子に外部からは一定電位の入力を与えることによっ
て動作するものであるため、プルアップ抵抗内蔵端子の
ように、端子に外部から電位を与えずにプルアップ抵抗
だけで信号線に電位を与えるような使用状態にあるもの
には適さない。
【００１０】この発明の目的は、ＯＴＰマイコンのＶｐ
ｐ兼用端子をデバイスにラッチアップ等の悪影響を及ぼ
すことなくマイコンモード時にはプルアップ抵抗内蔵端
子として使用できるようにすることにある。
ｐ兼用端子をデバイスにラッチアップ等の悪影響を及ぼ
すことなくマイコンモード時にはプルアップ抵抗内蔵端
子として使用できるようにすることにある。
【００１１】
【課題を解決するための手段】請求項１に示した発明
は、マイコン内部のＰＲＯＭへのプログラム書き込み用
電源電圧Ｖｐｐの端子およびロジック回路が接続された
入力端子に、抵抗として使用するＭＯＳトランジスタの
ドレインを接続するとともに、ＯＴＰマイコンを通常の
マイコンとして使用するマイコンモード、または、前記
ＰＲＯＭにプログラムを書き込むＯＴＰモードのいずれ
かのモードの選択信号を選択的に入力するモード入力手
段と、前記モード入力手段の入力に応じて、ＯＴＰモー
ド時には前記プログラム書き込み用電源電圧Ｖｐｐを前
記ＭＯＳトランジスタのウェルおよびソース電位として
供給し、マイコンモード時には回路内のデバイス電源電
圧Ｖｃｃ（Ｖｐｐ＞Ｖｃｃ）を前記ＭＯＳトランジスタ
のウェルおよびソース電位として供給する手段と、を設
けたことを特徴とする。
は、マイコン内部のＰＲＯＭへのプログラム書き込み用
電源電圧Ｖｐｐの端子およびロジック回路が接続された
入力端子に、抵抗として使用するＭＯＳトランジスタの
ドレインを接続するとともに、ＯＴＰマイコンを通常の
マイコンとして使用するマイコンモード、または、前記
ＰＲＯＭにプログラムを書き込むＯＴＰモードのいずれ
かのモードの選択信号を選択的に入力するモード入力手
段と、前記モード入力手段の入力に応じて、ＯＴＰモー
ド時には前記プログラム書き込み用電源電圧Ｖｐｐを前
記ＭＯＳトランジスタのウェルおよびソース電位として
供給し、マイコンモード時には回路内のデバイス電源電
圧Ｖｃｃ（Ｖｐｐ＞Ｖｃｃ）を前記ＭＯＳトランジスタ
のウェルおよびソース電位として供給する手段と、を設
けたことを特徴とする。
【００１２】請求項２に示した発明は、マイコン内部の
ＰＲＯＭへのプログラム書き込み用電源電圧Ｖｐｐの端
子およびロジック回路が接続された入力端子に、抵抗配
線の一端を接続するとともに、ＯＴＰマイコンを通常の
マイコンとして使用するマイコンモード、または、前記
ＰＲＯＭにプログラムを書き込むＯＴＰモードのいずれ
かのモードの設定信号を選択的に入力するモード入力手
段と、該モード入力手段の入力に応じて、ＯＴＰモード
時には前記プログラム書き込み用電源電圧Ｖｐｐを前記
抵抗配線の他端に供給し、マイコンモード時には回路内
のデバイス電源電圧Ｖｃｃ（Ｖｐｐ＞Ｖｃｃ）を前記抵
抗配線の他端に供給する手段と、を設けたことを特徴と
する。
ＰＲＯＭへのプログラム書き込み用電源電圧Ｖｐｐの端
子およびロジック回路が接続された入力端子に、抵抗配
線の一端を接続するとともに、ＯＴＰマイコンを通常の
マイコンとして使用するマイコンモード、または、前記
ＰＲＯＭにプログラムを書き込むＯＴＰモードのいずれ
かのモードの設定信号を選択的に入力するモード入力手
段と、該モード入力手段の入力に応じて、ＯＴＰモード
時には前記プログラム書き込み用電源電圧Ｖｐｐを前記
抵抗配線の他端に供給し、マイコンモード時には回路内
のデバイス電源電圧Ｖｃｃ（Ｖｐｐ＞Ｖｃｃ）を前記抵
抗配線の他端に供給する手段と、を設けたことを特徴と
する。
【００１３】
【作用】請求項１に示す発明においては、ＭＯＳトラン
ジスタのソースを接続する電源およびＭＯＳトランジス
タを配置するウェル電位をマイコンモード時にはＶｃｃ
に、ＯＴＰモード時にはＶｐｐ電位に切り換えることに
より、見かけ上ＯＴＰモード時にはプルアップ抵抗を削
除した端子形式、マイコンモード時にはプルアップ抵抗
を内蔵した端子形式が実現される。
ジスタのソースを接続する電源およびＭＯＳトランジス
タを配置するウェル電位をマイコンモード時にはＶｃｃ
に、ＯＴＰモード時にはＶｐｐ電位に切り換えることに
より、見かけ上ＯＴＰモード時にはプルアップ抵抗を削
除した端子形式、マイコンモード時にはプルアップ抵抗
を内蔵した端子形式が実現される。
【００１４】したがって、テスト端子等のＶｐｐ兼用端
子に適した入力端子（プルアップされていない端子）を
備えないマイコンの場合でも、上記のＭＯＳトランジス
タを備えることによって、プルアップ抵抗内蔵形式で負
極性アクティブのリセット端子などをＶｐｐ兼用端子に
設定することが可能となり、かつ同端子はマスクＲＯＭ
版のマイコンとほぼ同一な機能，電気的特性を実現でき
る。
子に適した入力端子（プルアップされていない端子）を
備えないマイコンの場合でも、上記のＭＯＳトランジス
タを備えることによって、プルアップ抵抗内蔵形式で負
極性アクティブのリセット端子などをＶｐｐ兼用端子に
設定することが可能となり、かつ同端子はマスクＲＯＭ
版のマイコンとほぼ同一な機能，電気的特性を実現でき
る。
【００１５】請求項２に示す発明においても同様で、抵
抗配線の一端を接続する電源信号線の電位切り換えを行
うことにより、前記機能を実現できる。
抗配線の一端を接続する電源信号線の電位切り換えを行
うことにより、前記機能を実現できる。
【００１６】
【実施例】図１は請求項１に示す発明の実施例に係るＯ
ＴＰマイコンの書き込み兼用の入力端子部の回路構成例
を示す図である。
ＴＰマイコンの書き込み兼用の入力端子部の回路構成例
を示す図である。
【００１７】この実施例では、Ｐ基盤上に、Ｎウェルを
設けてＰＭＯＳのトランジスタを構成し、このＰＭＯＳ
トランジスタをプルアップ抵抗として用いている。図に
おいて、トランジスタ４が該プルアップ抵抗となるＰｃ
ｈトランジスタである。トランジスタ１〜３は、トラン
ジスタ４のソース、および、トランジスタ１，２，４，
５，６を設置するウェルに電位を供給するトランジスタ
である。ここで、トランジスタ１，２のドレインが共有
する信号をＷＬとする。
設けてＰＭＯＳのトランジスタを構成し、このＰＭＯＳ
トランジスタをプルアップ抵抗として用いている。図に
おいて、トランジスタ４が該プルアップ抵抗となるＰｃ
ｈトランジスタである。トランジスタ１〜３は、トラン
ジスタ４のソース、および、トランジスタ１，２，４，
５，６を設置するウェルに電位を供給するトランジスタ
である。ここで、トランジスタ１，２のドレインが共有
する信号をＷＬとする。
【００１８】入力端子１１には、ＯＴＰモード時にはプ
ログラムの書き込み用電源（プログラム電源）を入力
し、マイコンモード時にはその端子に割当てられた信号
を入力する端子である。したがって、入力端子１１は、
ＯＴＰモード時にはプルアップされておらず、マイコン
モード時にはプルアップされた構成とする必要がある。
ログラムの書き込み用電源（プログラム電源）を入力
し、マイコンモード時にはその端子に割当てられた信号
を入力する端子である。したがって、入力端子１１は、
ＯＴＰモード時にはプルアップされておらず、マイコン
モード時にはプルアップされた構成とする必要がある。
【００１９】トランジスタ１２とトランジスタ１３とは
インバータを構成し、マイコンモージ時に入力端子１１
から入力された論理レベルをマイコン内部のロジック回
路に伝達するために使用される。また、ＯＴＰマイコン
の内部にはＰＲＯＭ１４か設けられており、ＯＴＰモー
ド時には、入力端子１１から入力されるプログラム電源
電位（Ｖｐｐ）により、プログラムの書き込みが行われ
る。なお、マイコンモード時には入力端子１１からの入
力レベルがＰＲＯＭ１４に入力され、ＯＴＰモード時に
は入力端子１１からのプログラム電源電位（Ｖｐｐ）が
インバータ（トランジスタ１２，１３）を介してロジッ
ク回路に入力されるが、前者ではＰＲＯＭが、後者では
マイコンがそれぞれ誤動作しないように、ＰＲＯＭ，マ
イコン内部の回路で各々対策が取られている。これは従
来、プログラム書き込み用の入力端子としてテスト端子
を使用した場合も同様に行われており、端子の形式に係
わることではない。
インバータを構成し、マイコンモージ時に入力端子１１
から入力された論理レベルをマイコン内部のロジック回
路に伝達するために使用される。また、ＯＴＰマイコン
の内部にはＰＲＯＭ１４か設けられており、ＯＴＰモー
ド時には、入力端子１１から入力されるプログラム電源
電位（Ｖｐｐ）により、プログラムの書き込みが行われ
る。なお、マイコンモード時には入力端子１１からの入
力レベルがＰＲＯＭ１４に入力され、ＯＴＰモード時に
は入力端子１１からのプログラム電源電位（Ｖｐｐ）が
インバータ（トランジスタ１２，１３）を介してロジッ
ク回路に入力されるが、前者ではＰＲＯＭが、後者では
マイコンがそれぞれ誤動作しないように、ＰＲＯＭ，マ
イコン内部の回路で各々対策が取られている。これは従
来、プログラム書き込み用の入力端子としてテスト端子
を使用した場合も同様に行われており、端子の形式に係
わることではない。
【００２０】トランジスタ５〜１０で構成される回路は
レベルシフト回路である。該回路は、信号ＰＲの“Ｈ”
レベル出力電位を入力端子１１の電位にレベルシフトす
る回路である。Ｐｃｈのトランジスタ１，２，４，５，
６のウェル電位はＷＬから、トランジスタ３，９のウェ
ル電位はデバイス電源Ｖｃｃからそれぞれ供給する。
レベルシフト回路である。該回路は、信号ＰＲの“Ｈ”
レベル出力電位を入力端子１１の電位にレベルシフトす
る回路である。Ｐｃｈのトランジスタ１，２，４，５，
６のウェル電位はＷＬから、トランジスタ３，９のウェ
ル電位はデバイス電源Ｖｃｃからそれぞれ供給する。
【００２１】Ｎｃｈトランジスタ７，８，１０のサブス
トレートは接地電位で、基盤電位と同じとする。信号Ｐ
ＲはＯＴＰマイコンの動作モード（ＯＴＰモードがマイ
コンモードか）を決定する信号で、ＯＴＰマイコンの動
作モードを入力するための入力端子（不図示）に接続さ
れており、該入力端子にモード設定を行った後マイコン
の電源をオンすると、該入力端子の状態により電源立ち
上げ時から即座にモード設定が行われる。この実施例で
は、信号ＰＲはＯＴＰモードでは“Ｈ”レベル、マイコ
ンモードでは“Ｌ”レベルとなる。
トレートは接地電位で、基盤電位と同じとする。信号Ｐ
ＲはＯＴＰマイコンの動作モード（ＯＴＰモードがマイ
コンモードか）を決定する信号で、ＯＴＰマイコンの動
作モードを入力するための入力端子（不図示）に接続さ
れており、該入力端子にモード設定を行った後マイコン
の電源をオンすると、該入力端子の状態により電源立ち
上げ時から即座にモード設定が行われる。この実施例で
は、信号ＰＲはＯＴＰモードでは“Ｈ”レベル、マイコ
ンモードでは“Ｌ”レベルとなる。
【００２２】次に動作を説明する。
【００２３】マイコンモード時には、信号ＰＲに“Ｌ”
レベルが入力され、トランジスタ２，３がオン状態とな
り、トランジスタ１がオフ状態となる。このため、トラ
ンジスタ４のソースとウェル（ＷＬ）にはデバイス電源
Ｖｃｃが入力される。すなわち、マイコンモードでは入
力端子１１の信号線はトランジスタ４によってプルアッ
プされ、端子１１はプルアップ抵抗内蔵入力端子として
使用できる。このとき、トランジスタ２，３，４のオン
抵抗をＲ２，Ｒ３，Ｒ４とすると、 Ｒ２＋Ｒ３≦Ｒ４ となるように、Ｒ２，Ｒ３を設定し、Ｒ４すなわち、ト
ランジスタ４の電気的特性に影響を与えないようにす
る。
レベルが入力され、トランジスタ２，３がオン状態とな
り、トランジスタ１がオフ状態となる。このため、トラ
ンジスタ４のソースとウェル（ＷＬ）にはデバイス電源
Ｖｃｃが入力される。すなわち、マイコンモードでは入
力端子１１の信号線はトランジスタ４によってプルアッ
プされ、端子１１はプルアップ抵抗内蔵入力端子として
使用できる。このとき、トランジスタ２，３，４のオン
抵抗をＲ２，Ｒ３，Ｒ４とすると、 Ｒ２＋Ｒ３≦Ｒ４ となるように、Ｒ２，Ｒ３を設定し、Ｒ４すなわち、ト
ランジスタ４の電気的特性に影響を与えないようにす
る。
【００２４】ＯＴＰモード時には、トランジスタ２，３
がオフ状態となり、トランジスタ１がオン状態となる。
このため、トランジスタ４のソースと信号ＷＬには入力
端子１１の入力レベル（Ｖｐｐ）が供給される。このと
き、入力端子１１の信号線はトランジスタ２，３ののオ
フにより、デバイス電源Ｖｃｃから切断される。前記レ
ベルシフト回路は、入力端子１１の電位がデバイス電源
Ｖｃｃの電位よりも高くなったとき、すなわち、入力端
子１１にＶｐｐの電位が供給されたときにトランジスタ
２のゲート信号ＰＲＨをＶｐｐ電位に上昇させ、トラン
ジスタ２のオフ状態を維持させる。また、ＯＴＰモード
時には、トランジスタ４のソース電位である信号ＷＬと
ドレイン電位である入力端子１１の電位が同一となるた
め、トランジスタ４のゲート電位が接地電位でオン状態
であるにもかかわらず、トランジスタ４はオフ状態と同
様の扱いとすることができる。したがって、ＯＴＰモー
ドでは、入力端子１１はプルアップ抵抗を削除した端子
形式と見なすことができ、入力電位がデバイス電源電圧
Ｖｃｃよりも高電位であってもデバイスに悪影響を与え
ることがない。
がオフ状態となり、トランジスタ１がオン状態となる。
このため、トランジスタ４のソースと信号ＷＬには入力
端子１１の入力レベル（Ｖｐｐ）が供給される。このと
き、入力端子１１の信号線はトランジスタ２，３ののオ
フにより、デバイス電源Ｖｃｃから切断される。前記レ
ベルシフト回路は、入力端子１１の電位がデバイス電源
Ｖｃｃの電位よりも高くなったとき、すなわち、入力端
子１１にＶｐｐの電位が供給されたときにトランジスタ
２のゲート信号ＰＲＨをＶｐｐ電位に上昇させ、トラン
ジスタ２のオフ状態を維持させる。また、ＯＴＰモード
時には、トランジスタ４のソース電位である信号ＷＬと
ドレイン電位である入力端子１１の電位が同一となるた
め、トランジスタ４のゲート電位が接地電位でオン状態
であるにもかかわらず、トランジスタ４はオフ状態と同
様の扱いとすることができる。したがって、ＯＴＰモー
ドでは、入力端子１１はプルアップ抵抗を削除した端子
形式と見なすことができ、入力電位がデバイス電源電圧
Ｖｃｃよりも高電位であってもデバイスに悪影響を与え
ることがない。
【００２５】以上のように、入力端子１１は、ＯＴＰモ
ード時にはプログラム書き込み用の電位Ｖｐｐを入力す
る端子として、マイコンモード時にはプルアップ抵抗内
蔵入力端子として使用することができ、その状態設定
は、電源立ち上げ時に即座に決定できる。
ード時にはプログラム書き込み用の電位Ｖｐｐを入力す
る端子として、マイコンモード時にはプルアップ抵抗内
蔵入力端子として使用することができ、その状態設定
は、電源立ち上げ時に即座に決定できる。
【００２６】図２は請求項２の実施例を示す図であり、
図１との違いは、プルアップ抵抗として高抵抗配線を使
用したことであり、この場合にも図１と同様の機能を実
現できることは容易に理解できる。
図１との違いは、プルアップ抵抗として高抵抗配線を使
用したことであり、この場合にも図１と同様の機能を実
現できることは容易に理解できる。
【００２７】
【発明の効果】この発明によれば、ＯＴＰマイコン開発
時に、プルアップ抵抗内蔵端子をＶｐｐ兼用端子に選択
できる。すなわち、マイコンの端子数が少なく、テスト
端子のようなＶｐｐ兼用端子に適した端子設定がないと
きでも、リセット端子等を容易にＶｐｐ兼用端子に選択
できる。このとき、その非選択端子の機能や電気的特性
を変更する必要はない。
時に、プルアップ抵抗内蔵端子をＶｐｐ兼用端子に選択
できる。すなわち、マイコンの端子数が少なく、テスト
端子のようなＶｐｐ兼用端子に適した端子設定がないと
きでも、リセット端子等を容易にＶｐｐ兼用端子に選択
できる。このとき、その非選択端子の機能や電気的特性
を変更する必要はない。
【図１】請求項１の実施例を示すＯＴＰマイコンの入力
端子部の回路構成例を示す図である。
端子部の回路構成例を示す図である。
【図２】請求項２の実施例を示すＯＴＰマイコンの入力
端子部の回路構成例を示す図である。
端子部の回路構成例を示す図である。
【図３】従来のＯＴＰマイコンの入力端子部の回路構成
例を示す図である。
例を示す図である。
Claims (2)
- 【請求項１】マイコン内部のＰＲＯＭへのプログラム書
き込み用電源電圧Ｖｐｐの端子およびロジック回路が接
続された入力端子に、抵抗として使用するＭＯＳトラン
ジスタのドレインを接続するとともに、 ＯＴＰマイコンを通常のマイコンとして使用するマイコ
ンモード、または、前記ＰＲＯＭにプログラムを書き込
むＯＴＰモードのいずれかのモードの設定信号を選択的
に入力するモード入力手段と、 前記モード入力手段の入力に応じて、ＯＴＰモード時に
は前記プログラム書き込み用電源電圧Ｖｐｐを前記ＭＯ
Ｓトランジスタのウェルおよびソース電位として供給
し、マイコンモード時には回路内のデバイス電源電圧Ｖ
ｃｃ（Ｖｐｐ＞Ｖｃｃ）を前記ＭＯＳトランジスタのウ
ェルおよびソース電位として供給する手段と、 を設けたことを特徴とするＯＴＰマイコン。 - 【請求項２】マイコン内部のＰＲＯＭへのプログラム書
き込み用電源電圧Ｖｐｐの端子およびロジック回路が接
続された入力端子に、抵抗配線の一端を接続するととも
に、 ＯＴＰマイコンを通常のマイコンとして使用するマイコ
ンモード、または、前記ＰＲＯＭにプログラムを書き込
むＯＴＰモードのいずれかのモードの設定信号を選択的
に入力するモード入力手段と、 該モード入力手段の入力に応じて、ＯＴＰモード時には
前記プログラム書き込み用電源電圧Ｖｐｐを前記抵抗配
線の他端に供給し、マイコンモード時には回路内のデバ
イス電源電圧Ｖｃｃ（Ｖｐｐ＞Ｖｃｃ）を前記抵抗配線
の他端に供給する手段と、 を設けたことを特徴とするＯＴＰマイコン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18607393A JP3281127B2 (ja) | 1993-07-28 | 1993-07-28 | Ｏｔｐマイコン |
| US08/246,713 US5398208A (en) | 1993-07-28 | 1994-05-20 | One-time PROM microcomputer |
| KR1019940015781A KR0139306B1 (ko) | 1993-07-28 | 1994-07-01 | 원-타임 피롬 마이크로 컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18607393A JP3281127B2 (ja) | 1993-07-28 | 1993-07-28 | Ｏｔｐマイコン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0744523A true JPH0744523A (ja) | 1995-02-14 |
| JP3281127B2 JP3281127B2 (ja) | 2002-05-13 |
Family
ID=16181918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18607393A Expired - Fee Related JP3281127B2 (ja) | 1993-07-28 | 1993-07-28 | Ｏｔｐマイコン |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5398208A (ja) |
| JP (1) | JP3281127B2 (ja) |
| KR (1) | KR0139306B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375217B1 (ko) | 1999-10-21 | 2003-03-07 | 삼성전자주식회사 | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 |
| CN104993574B (zh) * | 2015-07-06 | 2017-06-06 | 上海巨微集成电路有限公司 | 一种适用于otp存储器的电源切换电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748651B2 (ja) * | 1988-07-29 | 1995-05-24 | シャープ株式会社 | 集積回路の電源電圧切換回路 |
| JPH03256182A (ja) * | 1990-03-06 | 1991-11-14 | Mitsubishi Electric Corp | Ｅｐｒｏｍ内蔵マイクロコンピュータ |
| JP2785548B2 (ja) * | 1991-10-25 | 1998-08-13 | 日本電気株式会社 | 半導体メモリ |
-
1993
- 1993-07-28 JP JP18607393A patent/JP3281127B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-20 US US08/246,713 patent/US5398208A/en not_active Expired - Lifetime
- 1994-07-01 KR KR1019940015781A patent/KR0139306B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5398208A (en) | 1995-03-14 |
| KR950004016A (ko) | 1995-02-17 |
| KR0139306B1 (ko) | 1998-06-15 |
| JP3281127B2 (ja) | 2002-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212785A (ja) | 集積回路装置 | |
| JPS58140649A (ja) | 電圧検出回路 | |
| JP3478992B2 (ja) | 耐高電圧および伸展性ドライバ回路 | |
| EP0701327B1 (en) | BiCMOS push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| JPS60120420A (ja) | 電力用マルチプレクサ・スイツチ | |
| US7564288B2 (en) | Semiconductor integrated circuit | |
| EP0463261B1 (en) | IC card with improved power supply switching circuitry | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| KR100343914B1 (ko) | 반도체 장치 | |
| KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
| JP2001211064A (ja) | 出力回路 | |
| JP3281127B2 (ja) | Ｏｔｐマイコン | |
| JP2003533069A (ja) | 電力をパッドを介して集積回路に供給するための回路構成 | |
| US6191607B1 (en) | Programmable bus hold circuit and method of using the same | |
| EP0978726A2 (en) | Semiconductor device having a test circuit | |
| JPH04212786A (ja) | 半導体集積回路 | |
| US20030011953A1 (en) | Zero static power fuse cell for integrated circuits | |
| US5111073A (en) | Wafer-scale semiconductor device having fail-safe circuit | |
| JP2894900B2 (ja) | 半導体装置 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| JP2608368B2 (ja) | 電子装置 | |
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| JP2726736B2 (ja) | 半導体記憶装置 | |
| CN115549023A (zh) | 用于防止误触发的电路及芯片 | |
| JP2690788B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |