JPH0745516A - 基板の２面に位置合わせマークを形成する鋸切り法 - Google Patents

基板の２面に位置合わせマークを形成する鋸切り法

Info

Publication number
JPH0745516A
JPH0745516A JP6124057A JP12405794A JPH0745516A JP H0745516 A JPH0745516 A JP H0745516A JP 6124057 A JP6124057 A JP 6124057A JP 12405794 A JP12405794 A JP 12405794A JP H0745516 A JPH0745516 A JP H0745516A
Authority
JP
Japan
Prior art keywords
wafer
substrate
cut
groove
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6124057A
Other languages
English (en)
Inventor
Jiei Rooman Jieemuzu
ジェイ ローマン ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH0745516A publication Critical patent/JPH0745516A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/201—Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y10T83/0207—Other than completely through work thickness or through work presented
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y10T83/0304—Grooving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0495—Making and using a registration cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0505—With reorientation of work between cuts
    • Y10T83/051—Relative to same tool
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0524—Plural cutting steps

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体ウェーハのように一般に平
らな基板の対向面に、位置合わせマークを生成する方法
を提供することを目的とする。 【構成】 まずウェーハ周囲の４点で基板の縁に基準カ
ットが生成される。次に２つの対向して置かれた基準カ
ットの間で、基板の第一の面に中心線が決定される。第
１及び第２の溝が基板の第１面に第１の中心線から第１
の所定距離離れてカットされる。第１及び第２の溝に垂
直にかつこれを貫くように第２の基準カットから第１の
所定距離離れて、第３及び第４の溝が第１の面に切り込
まれ、十字線位置合わせパターンを形成する。次に、第
３及び第４の基準カットの間で基板の第２の面に中心線
が決定され、第２の中心線から第２の所定距離離れて基
板の第２の面に第５及び第６の溝がカットされる。最後
に、第５及び第６の溝に垂直にかつこれを貫くように第
２の基準カットから第２の所定距離離れて、基板の第２
面に第７及び第８の溝がカットされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に基板素材上に選
択パターンを生成する分野に関し、詳細にはシリコンウ
ェーハのような基板の対向面上にパターンを位置合わせ
するための方法に関する。
【０００２】
【従来の技術】半導体素子や素子キャリアの生産は、し
ばしばシリコンウェーハなどの基板上に置かれた材料の
層をパターン化することを必要とする。そのような処理
において、基板上にパターンを形成するためにマスクが
一般的に用いられる。多くの素子は数多くの異なった層
からなるために、様々な層の特徴が所定の相対的位置を
有するようにマスクを正確に位置合わせする必要があ
る。さらに、基板の中心に対する相対的な位置合わせが
正確に知られており、基板の表面の最適な使用がはから
れることは重要である。もしパターンが基板の中心から
ずれると、特徴は基板の縁に近すぎて形成されたり、固
着の問題が後続する処理段階で発生する可能性がある。
【０００３】基板の両面にパターンを生成することがし
ばしば望まれ、そのような場合においては、対向面にお
かれた要素が電気的又は物理的に結合される必要がある
ときのように、基板の一つの面のパターンが基板の対向
面のパターンになんらかの形で一致していなければなら
ない。基板の対向面のパターンの細心な位置合わせが、
要素が適切な相対位置に形成されるために必要である。
例えば、基板の一つの面の信号線は、基板の対向面の対
応する信号線に、基板を貫通して形成された導通を通し
て接続される。そのような場合、２本の信号線と導通は
全て、互いに相対的に正確な位置合わせがされていなけ
ればならない。従って、基板の対向面のパターンの正確
な位置合わせが、ある種の生産過程においては必要な要
素である。
【０００４】
【発明が解決しようとする課題】基板の両面にパターン
の正確な位置合わせを得るための典型的な従来技術の方
法は、基板の上面と底面に対してパターン化装置を機械
的に位置合わせするために複雑で、比較的高価で、特殊
用途向けの機械を用いる。或いは、ゴイランドの米国特
許第４９３７１６２号は、基板コーティングをパターン
化するために光学的に位置合わせされた鏡を用いること
を開示している。いずれの方法においても、使用される
機械は高価であり管理がむずかしく、従って多くの場合
実際的ではない。さらに、そのような装置によって得ら
れる精度のレベルは、パターンの注意深い位置合わせを
必要とするある種の応用に対しては必要ではない。例え
ば複数チップモジュールを含めてチップキャリアの生産
においては、特徴は典型的な高密度集積回路チップにお
けるものほど微細ではない。
【０００５】マクダーナックの米国特許第４３７１５９
８号に提案されたような半透明性、あるいはケードの米
国特許第４５３４８０４号に提案されたような光反応不
純物を添加された材料のような特殊な物理特性を有した
基板と特別な機械を使う方法が提案されている。そのよ
うな基板の使用は、それらの基板に特定的に使われる特
殊な素子の構築を可能にする。そのような方法は、本質
的に一般的ではなく、経済的要因で正当化されない高価
な装置の使用を必要とする。
【０００６】本発明は、従って、位置合わせを遂行する
ための高価で特別な装置を必要とせずに基板の対向面に
パターンを位置合わせする方法に向けられている。本発
明の方法は、一般的な装置を用いて遂行されることが可
能で、大幅な再設定の必要がなく、使用中の再設定は必
ず生産過程を遅くするので特にそれを行う必要がない。
大幅な再設定は、上記のような特別な生産機械の使用と
比べて、本方法をもはや経済的ではなくするような遅れ
や付加的な費用につながる可能性がある。
【０００７】従って、本発明の目的は、基板のパターン
を位置合わせする改良された方法を提供することであ
る。本発明の他の目的は、装置の最小限の再設定で一般
の機械的装置を使用し、基板にパターンを位置合わせす
る方法を提供することである。本発明のそれらのそして
他の目的は、次の説明と図面から、当業者に明らかにな
ろう。
【０００８】
【課題を解決するための手段】本発明は、基板の縁に所
定の基準位置を有した一般的に平らな基板の対向面に位
置合わせマークを生成する方法よりなる。好ましくは、
この基準位置は基板の縁にあるカットであり、該カット
は『きれいな』エッジを有している。この基準位置はウ
ェーハ『フラット』のように基板上に既存であるか、又
は本発明の方法において第一段階として形成される。い
ずれの場合にせよ、好適実施例においては、第２の基準
カットが基板上に第１の基準カットと平行にしかし基板
の反対側の縁に生成される。次に、第３と第４の基準カ
ットが基板上に第１と第２の基準カットの線と垂直に生
成される。第３と第４の基準カットは互いに平行である
が基板の反対側の縁に存在する。基板の中央線が、第３
と第４の基準カットの間であると決定される。次に、第
１と第２の溝が、中央線から第１の所定の距離離れて基
板の第１の面に切り込まれる。第１と第２の溝は、従っ
て、第３と第４の基準カットと平行である。第３と第４
の溝が、第２の基準カットから所定の位置で、第１と第
２の溝に垂直にかつ貫くように第１の面に切り込まれ、
基板の第１の面の十字線位置合わせ溝の第１の対を形成
する。次に、第５と第６の溝が、中央線から第２の所定
の距離離れて基板の第２の面に切り込まれる。第５と第
６の溝は、従って、該第３と該第４の基準カットに平行
に切り込まれる。最後に、第７と第８の溝が、第２の基
準カットから所定の位置で、第５と第６の溝に垂直でか
つ貫くように基板の第２の面に切り込まれ、基板の第２
の面の十字線位置合わせ溝の第２の対を形成する。上記
方法に従えば、基板の両面の十字線位置合わせ溝の位置
は、基板の真の中心に対して相対的に正確に知られる。
【０００９】本発明の好適な実施例において、第１と第
２の所定の距離は、対向面のカットがずれるように変え
られる。そのような配置は、位置合わせマークが互いに
重なるときに起こる可能性のある力学的失敗の危険性を
減少させる。
【００１０】
【作用】本発明の方法は、基板表面の中心部を切ったり
影響を与えることなく得られた所定の位置で、基板の両
面にカットされた一対の十字線を与え、両面の十字線パ
ターンのそれぞれの位置は、基板の共通基準カットから
の所定の距離によって決定されるため、十字線は対向す
る面において位置合わせされている。
【００１１】
【実施例】本発明の方法は、図１ー８に示した段階を有
する例示的な処理を通して最も良く理解され、ここで図
の共通要素は同じ番号で表わされている。以下の説明の
ために、基板１０は半導体材料の円盤形ウェーハとして
示されており、あらかじめ切り込まれたウェーハ『フラ
ット』を有している。商業的に入手可能な半導体ウェー
ハは、典型的にはあらかじめ形成されたフラットカット
がついている。本発明はここで半導体ウェーハに関連し
て説明されている一方で、当業者には、本発明がセラミ
ックから形成されたもののような他の基板に使用可能で
あり、基板は円盤形である必要がないことは明らかであ
る。
【００１２】本発明の好適な方法にしたがって、きれい
なエッジ、すなわち円盤上の方向と距離を決定するため
の明確な基準として役に立つように十分真っ直ぐで明確
なエッジを有した第１の基準カット１２を形成するため
に、ウェーハフラットはさらに切り込まれる。少し劣る
好適実施例においては、あらかじめ切り込まれたフラッ
トはさらに切り込まれることなく、第１の基準カットと
しての役割を果たす。この方法は、精度がそれほど必要
とされずに、従ってフラットが本発明の第１の基準とし
て役立つ十分に正確なエッジを有しているときに許容で
きる。
【００１３】本発明の好適方法にしたがって、第２の基
準カット１４が、ウェーハ１０に第１の基準カット１２
に平行にしかしウェーハ１０の第１の基準カット１２か
らは反対側の縁に生成される。図１に示されるように、
このカットは第１の基準カット１２に平行に向けられた
鋸８によって作られるてよい。第１の基準カット１２と
第２の基準カット１４の両方は、平行刃を有した鋸８を
用いて同時に作られ、また単一刃鋸を平行移動すること
で逐次的に作られる。好ましくは、第２の基準カット１
４は、以下に述べられる後続の測定と方向付けとを可能
にするための十分に長い基準を提供する一方で、可能な
限り小量の材料を除去するように作られる。ここに説明
される全てのカットと溝を作るために使われる鋸８は、
半導体素子構築に使われるタイプの一般的な角切り鋸で
よい。そのような鋸は、基板の両側にパターンを正確に
位置合わせするために要求される高度に特化した装置と
比較して、相対的に廉価であり、他の目的のために有益
である可能性がある。本発明の方法の典型的な使用にお
いて、鋸８は一つあるいは２つの２５ミクロン幅の刃を
有する。
【００１４】次に、第３の基準カット１６と第４の基準
カット１８とが、図２と３に示されるように、第１の基
準カット１２と第２の基準カット１４によって定義され
る線に垂直にウェーハ１０に作られる。従って、第３と
第４の基準カット１６、１８は互いに平行であり、しか
しウェーハ１０の対向する縁にある。本発明の好適な実
現において、第３の基準カット１６と第４の基準カット
１８は、始めにウェーハ１０を１／４回転すなわち９０
度回転させ、そしてカットを作ることによって作られ
る。カットそのものは、ウェーハ１０の対向する側にお
かれた平行な刃を有する鋸によって作られるか、あるい
は単一の鋸刃を適切な位置合わせを保ちながら２つの側
の間で平行移動することによって作られる。好ましく
は、第３の基準カット１６と第４の基準カット１８は、
それらの位置や方向に基づいて後続の測定と方向付けと
を可能にするための十分に長い基準を提供する一方で、
可能な限り少量の材料を除去するように作られる。
【００１５】図３は、本発明にしたがってウェーハ１０
の第１の面に、溝の第１の対が形成される好ましいやり
方を図示する。中心線２０は、第３の基準カット１６と
第４の基準カット１８とに平行にかつその間で、ウェー
ハ１０の第１の面に位置する。次に、鋸８は、中心線２
０から第３の基準カット１６に向かって第１の所定距離
離れて位置され、ここでこの距離は距離２２として示さ
れている。第１の溝３０は、中心線２０に平行にしかし
第１の所定距離離れて切り込まれる。その後、鋸８は中
心線２０から同じ第１の所定距離だけ、第４の基準カッ
ト１８に向かって移動される。第２の溝３２は、中心線
２０に平行にしかし第１の所定距離離れて切り込まれ
る。従って、中心線２０、第３の基準カット１６、第４
の基準カット１８、第１の溝３０、及び第２の溝３２は
全て互いに平行である。これは便宜上一連の段階として
説明したが、第１の溝３０と第２の溝３２は、平行な鋸
刃で同時にカットされてもよい。或いは、それらは単一
鋸刃を置き換えることで順次的にカットされてもよい。
好ましくは、第１と第２の溝３０と３２は、使用可能な
ウェーハ面積を最大化するためにウェーハの縁の近くに
位置される。図示された実施例において、６インチ直径
のウェーハに対し、溝３０と３２は中心線２０から７０
ミリのところに位置されている。溝を形成するために使
用されるとき、鋸８は典型的に、深さ５ー１５ミクロン
で幅３５ー４０ミクロンの溝を切り込むように設定され
る。
【００１６】次に、マスクを位置合わせするために使用
される十字線の第１の組をウェーハの第１の面に作るた
めに、さらなる溝がカットされる。これは図４に示され
ている。鋸８は、第１の基準カット１２と第２の基準カ
ット１４とに平行に切るような方向に置かれ、第２の基
準カット１４から距離２６だけ離れて置かれる。好まし
くは、第１と第２の基準カット１２と１４に平行にかつ
間を走る仮想中心線の近くに、十字線がくるように距離
２６は選ばれる。便宜上、距離２６は上記の第１の所定
距離に等しいように選ばれるかも知れず、この場合、そ
の長さは距離２２に等しい。好適な実施例において、そ
れらの溝を切り込むとき、鋸８が一定の位置合わせに保
たれている間にウェーハ１０は１／４回転回転させられ
る。そのような配置の利点は、鋸８の方向を変える必要
がなく、平行移動のみが鋸８を位置決めするために必要
なことである。
【００１７】鋸８が位置されると、第３の溝３４と第４
の溝３６をカットすることで十字線が作られる。これが
遂行される様子が図４に示されている。図示された実施
例に置いて、鋸８は始めに第３の基準カット１６の上に
位置され、第３の溝３４は、第１の溝３０を越えて延在
するようにウェーハ１０の中心に向かって切り込まれ
る。次に鋸８は第４の基準カットの上に位置され、第４
の溝３６は、第２の溝３２を越えて延在するようにウェ
ーハ１０の中心に向かってカットされる。刃を持ち上げ
刃の線に沿って刃を平行移動させるか、ウェーハ１０を
半回転すなわち１８０度回転させるか、使用される特定
の鋸の能力に応じて、鋸８は第３の溝３４を切ってから
第４の溝３６に動かされる。第３の溝３４は第１の溝３
０に垂直でかつ通過しており、第４の溝３６は第２の溝
３２に垂直にかつこれを通過していることは明らかなは
ずである。一つの実施例においては、第３の溝３４と第
４の溝３６は２センチの長さに切られ、３５ー４０ミク
ロンの幅と５ー１５ミクロンの深さを有する。
【００１８】上記の方法は、基板表面の中心部を切った
り影響を与えることなく得られた所定の位置で、基板１
０の一つの面にカットされた十字線を与える。それらの
十字線は図５に示されており、基板１０の一つの面に対
するこの処理の最終結果を図示する。基板１０の反対側
の面に位置合わせパターンを生成するために、図３ー４
の各段階が、図６ー８に示されているように、基板１０
の反対側の面に対して繰り返されなければならない。従
って、中心線２０はウェーハ１０の第２の面に、図６に
示されているように、第３と第４の基準カット１６と１
８の間に位置される。第５の溝５０と第６の溝５２はウ
ェーハ１０の第２の面に、中心線２０から第２の所定距
離４２離れてカットされる。第５と第６の溝５０、５２
は、第３と第４の基準カット１６と１８の両方に平行で
ある。
【００１９】次に、ウェーハの第２の面にマスクを位置
合わせするために使用される十字線の第２の対を作るた
めに、さらなる溝がカットされる。図７に示されている
ように、鋸８は、第１の基準カット１２と第２の基準カ
ット１４とに平行に切るような方向に置かれ、第２の基
準カット１４から距離４６だけ離れて置かれる。上述の
ように、距離４６は第２の所定距離４２に等しい長さを
有するかも知れず、又距離２６に等しい長さかも知れな
い。好適な実施例において、それらの溝を切り込むため
に、ウェーハ１０は１／４回転回転させられ、鋸８は上
述のように位置される。鋸８が位置されると、図４に類
似の図７に示されているように、第７の溝５４と第８の
溝５６を切り込むことによって十字線が作られる。前と
同様に、示された例示的方法において、鋸８は始めに第
３の基準カット１６の上に位置され、第７の溝５４は、
第５の溝５０を越えるようにウェーハ１０の中心に向か
ってカットされる。次に、鋸８は第４の基準カット１８
の上に位置され、第８の溝５６は、第６の溝５２を越え
て延在するようにウェーハ１０の中心に向かってカット
される。第７の溝５４は第５の溝５０に垂直であり、第
８の溝５６は第６の溝５２に垂直である。好適な実施例
において、それらの溝のサイズは第１の面に作られたも
のと同一であり、又基板１０を回転させ鋸８を平行移動
するやり方は同じである。
【００２０】上記の方法は、基板の対向する面に十字線
パターンの対を生成する。それらの十字線パターンは、
基板の面にパターンを形成するために使用されるマスク
の正確な位置合わせを与える。両面の十字線パターンの
それぞれの位置は、基板の共通基準カットからの所定の
距離によって決定されるため、十字線は対向する面にお
いて位置合わせされている。ある実施例においては、そ
れらの十字線は互いにちょうど対向しており、これは第
１と第２の所定距離を等しく設定することで達成され
る。しかしながら、基板の対向面の同じ位置に溝をカッ
トすることは、基板の力学的弱さと破損可能性につなが
る。従って、本発明の方法の好適な実施例においては、
十字線パターンのずれを設けるために第１と第２の所定
距離は異なる。そのような形状は図８に示されており、
ウェーハの第１の面の十字線位置合わせ溝は実線で示さ
れており、ウェーハの第２の面の十字線位置合わせ溝は
破線で示されている。対向する面に対するマスクは、選
択された所定距離で決定された十字線パターンによって
位置合わせされるよう適切に設計される。
【００２１】ウェーハの両側に同じパターンを用いると
き、単一のマスクが必要な全てである。そのような場
合、マスクはずれた対応する十字線の対を有し、ここで
十字線の一つの対は基板の各側に設けられている。位置
合わせに使われるそのようなマスク９００の一部分が図
９に示されている。この図において、マスクが基板の第
１の面に使われるとき、十字線９３２と９３６は十字線
位置合わせ溝３２と３６に位置合わせされ、マスクが基
板の第２の面に使われるとき、十字線９５０と９５４が
十字線位置合わせ溝５０と５４に位置合わせされる。
【００２２】本発明の好適な方法は、ウェーハ表面に位
置合わせマークが正確に位置されることを確実にするた
めに、中心基準線を用いる。これは次に、ウェーハ表面
の中心に正確にマスクが置かれることを可能にし、従っ
てウェーハ表面の最適な使用を促進する。最適なウェー
ハ表面利用がそれほど重要でない状況においては、本発
明は、中心線２０の位置を計算あるいは決定する段階無
しで実行されることが可能である。例えば、第１と第２
の溝３０と３２は、第３（又は第４）基準カット１６
（又は１８）から第１と第２の所定距離離れて溝を測定
し形成することで位置決めされ得る。第４と第５の溝は
ウェーハの反対側の面に、第１と第２の溝の形成に関し
て用いられた同じ基準カットから測定する同様のやり方
で、形成されることが可能である。同じ基準カットに対
し溝を参照することで、ウェーハの正確な中心に対する
カットの位置に関しては精度は劣るが、それらの間の絶
対的距離は保たれる。。第３、第４、第７、及び第８の
溝（３４、３６、５４、５６）が次に上述のように形成
される。前と同様、ウェーハの対向面の溝は、力学的失
敗の危険性を最小化するために好ましくはずらされる。
【００２３】同様に、もし低減された正確さが許容され
るなら、基準カットを作る必要なく、ウェーハの縁の所
定の基準位置を測定を行うために用いてもよい。そのよ
うな所定のウェーハ位置は、例えば、既存のウェーハフ
ラットの中心でもよく、あるいはウェーハの縁の他の選
ばれた位置でもよい。或いは、単一の基準カットが作ら
れ、後の全ての測定のために使われてもよい。そのよう
な場合には、基板の大きさは許容できる正確さで知られ
ているということが、部分的に信頼のより処となる。こ
の方法は又、溝を切るために使われる鋸が適切な量、例
えば９０度、十分な精度でもって回転するということを
信頼のより処とする。この方法を使って、１００ミクロ
ン内までの精度が達成される。
【００２４】本発明の要素の特定な好適実施例が上に説
明された一方で、ここで示され説明されたものを越えた
本発明の様々な変更が、上の説明や添付図面より当業者
には明らかになるであろう。そのような変更は、特許請
求の範囲内のものである。
【００２５】
【発明の効果】本発明の方法は、基板表面の中心部を切
ったり影響を与えることなく得られた所定の位置で、基
板の両面にカットされた一対の十字線を与える。それら
の十字線パターンは、基板の面にパターンを形成するた
めに使用されるマスクの正確な位置合わせを与える。
【００２６】本発明の方法は、ウェーハ表面に位置合わ
せマークが正確に位置されることを確実にするために、
中心基準線を用いる。これは次に、ウェーハ表面の中心
に正確にマスクが置かれることを可能にし、従ってウェ
ーハ表面の最適な使用を促進する。本発明の方法におい
ては、半導体素子構築に使われるタイプの一般的な角切
り鋸が用いられることが可能であり、そのような鋸は、
基板の両側にパターンを正確に位置合わせするために要
求される高度に特化した装置と比較して相対的に廉価で
あり、他の目的のために有益である可能性がある。
【図面の簡単な説明】
【図１】ウェーハへの第２の基準カットの生成を示す図
である。
【図２】ウェーハへの第３及び第４の基準カットの生成
を示す図である。
【図３】ウェーハの第１の面への第１及び第２の溝の切
り込みを示す図である。
【図４】ウェーハの第１の面への第３及び第４の溝の切
り込みを示す図である。
【図５】十字線パターン生成後のウェーハの第１の面を
示す図である。
【図６】ウェーハの第２の面への第５及び第６の溝の切
り込みを示す図である。
【図７】ウェーハの第２の面への第７及び第８の溝の切
り込みを示す図である。
【図８】ウェーハの対向する面での十字線パターンのず
れた配置を示す図である。
【図９】本発明のずれた十字線パターンに対するマスク
位置合わせパターンを示す図である。
【符号の説明】
８ 鋸 １０ 基板 １２ 第１の基準カット １４ 第２の基準カット １６ 第３の基準カット １８ 第４の基準カット ２０ 中心線 ２２ 第１の所定距離 ２６ 距離 ３０ 第１の溝 ３２ 第２の溝 ３４ 第３の溝 ３６ 第４の溝 ４２ 第２の所定距離 ４６ 距離 ５０ 第５の溝 ５２ 第６の溝 ５４ 第７の溝 ５６ 第８の溝 ９００ マスク ９３２、９３６、９５０、９５４ 十字線

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 平らな基板の対向面に位置合わせマーク
    を形成する方法であって、 該基板の第１の面に基板の対向する側に位置し互いに平
    行でかつ所定の距離離れており該基板の縁の所定の基準
    位置に対して所定の方向を有する第１の対の溝を生成
    し、 該第１の対の溝に垂直な第２の対の溝を生成し、ここで
    該第１と該第２の対の溝の交差点位置は該基準位置から
    決定可能で、 該基板の該第１の面と対向する第２の面に第３の対の溝
    を生成し、ここで該第３の対の溝は基板の対向する側に
    位置し、該第３の対の溝は互いに平行で所定の距離離れ
    ており該基準位置に対して所定の方向を有し、該第３の
    対の溝に垂直な第４の対の溝を生成する各段階よりな
    り、ここで該第３と該第４の対の溝の交差点位置は該基
    準位置から決定可能である。
  2. 【請求項２】 該基準位置は基準カットである請求項１
    記載の方法。
  3. 【請求項３】 きれいなエッジを有する第１の基準カッ
    トを有した平らな基板の対向面に位置合わせマークを形
    成する方法であって、 基板の反対側の縁に切られた該第１の基準カットに平行
    に第２の基準カットを基板に形成し、該第１及び該第２
    の基準カットの線に垂直に第３及び第４の基準カットを
    基板に形成し、ここで該第３及び第４の基準カットは基
    板の対向する縁において互いに平行であり、 該第３及び該第４の基準カットの間にかつそれらに平行
    に基板の第１の面に第１の中心線を決め、 該第１の中心線から第１の所定距離離れて基板の該第１
    の面に第１及び第２の溝を切り込み、ここで該第１及び
    第２の溝は該第３及び第４の基準カットに平行であり、 該第１及び第２の溝に垂直でかつ貫くように該第２の基
    準カットから該第１の所定距離離れて基板の該第１の面
    に第３及び第４の溝を切り込み、 該第３及び該第４の基準カットの間にかつそれらに平行
    に基板の第２の面に第２の中心線を決定し、 該第２の中心線から第２の所定距離離れて基板の該第２
    の面に第５及び第６の溝を切り込み、ここで該第５及び
    第６の溝は該第３及び第４の基準カットに平行であり、 該第５及び第６の溝に垂直でかつ貫くように該第２の基
    準カットから該第２の所定距離離れて基板の該第２の面
    に第７及び第８の溝を切り込む各段階よりなる方法。
  4. 【請求項４】 きれいなエッジの第１の基準カットを有
    するウェーハの対向面に位置合わせマークを生成する方
    法であって、 ウェーハの反対側の縁で該第１の基準カットに平行に第
    ２の基準カットをウェーハに生成し、 該第１及び該第２の基準カットの線に垂直に第３及び第
    ４の基準カットをウェーハに生成し、ここで該第３及び
    第４の基準カットはウェーハの対向する縁において互い
    に平行であり、 該第３及び該第４の基準カットの間にかつそれらに平行
    にウェーハの第１の面に第１の中心線を決定し、 該第１の中心線から第１の所定距離離れてウェーハの該
    第１の面に第１及び第２の溝を切り込み、ここで該第１
    及び第２の溝は該第３及び第４の基準カットに平行であ
    り、 該第１及び第２の溝に垂直かつ貫いて該第２の基準カッ
    トから該第１の所定距離離れてウェーハの該第１の面に
    第３及び第４の溝を切り込み、 該第３及び該第４の基準カットの間にかつそれらに平行
    にウェーハの第２の面に第２の中心線を決定し、 該第２の中心線から第２の所定距離離れてウェーハの該
    第２の面に第５及び第６の溝を切り込み、ここで該第５
    及び第６の溝は該第３及び第４の基準カットに平行であ
    り、 該第５及び第６の溝に垂直かつ貫くように該第２の基準
    カットから該第２の所定距離離れてウェーハの該第２の
    面に第７及び第８の溝を切り込む各段階よりなる方法。
  5. 【請求項５】 該第１及び第２の所定距離は同一な請求
    項４記載の方法。
  6. 【請求項６】 ウェーハの対向面に位置合わせマークを
    生成する方法であって、 ウェーハにきれいなエッジを有する第１の基準カットを
    生成し、 ウェーハの反対側の縁に該第１の基準カットに平行に第
    ２の基準カットをウェーハに生成し、 ウェーハを１／４回転回転させ、 ウェーハの対向する側に互いに平行に第３及び第４の基
    準カットを生成し、 該第３及び該第４の基準カットの間にウェーハの第１の
    面に真の中心を決定し、 該真の中心から第１の所定距離離れてウェーハの該第１
    の面に第１及び第２の溝を切り込み、ここで該第１及び
    第２の溝は該第３及び第４の基準カットに平行であり、 ウェーハを１／４回転回転させ、 該第１及び第２の溝を貫いて該第２の基準カットから該
    第１の所定距離離れてウェーハの該第１の面に第３及び
    第４の溝を切り込み、 該第３及び該第４の基準カットの間にウェーハの第２の
    面に真の中心を決定し、 ウェーハを１／４回転回転させ、 該真の中心から第２の所定距離離れてウェーハの該第２
    の面に第５及び第６の溝を切り込み、ここで該第５及び
    第６の溝は該第３及び第４の基準カットに平行であり、 ウェーハを１／４回転回転させ、 該第５及び第６の溝を貫いて該第２の基準カットから該
    第２の所定距離離れてウェーハの該第２の面に第７及び
    第８の溝を切り込む各段階よりなる方法。
JP6124057A 1993-07-28 1994-06-06 基板の２面に位置合わせマークを形成する鋸切り法 Withdrawn JPH0745516A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/098,579 US5580831A (en) 1993-07-28 1993-07-28 Sawcut method of forming alignment marks on two faces of a substrate
US098579 1993-07-28

Publications (1)

Publication Number Publication Date
JPH0745516A true JPH0745516A (ja) 1995-02-14

Family

ID=22269960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6124057A Withdrawn JPH0745516A (ja) 1993-07-28 1994-06-06 基板の２面に位置合わせマークを形成する鋸切り法

Country Status (2)

Country Link
US (1) US5580831A (ja)
JP (1) JPH0745516A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135075A (ja) * 2009-12-23 2011-07-07 Xerox Corp 半導体ウェハダイシング方法並びに半導体ウェハから切り出されたチップ及びそのチップ複数個からなるアレイ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6006739A (en) * 1996-11-12 1999-12-28 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6493934B2 (en) 1996-11-12 2002-12-17 Salman Akram Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
JP3303294B2 (ja) * 1999-06-11 2002-07-15 株式会社東京精密 半導体保護テープの切断方法
US7168352B2 (en) * 1999-09-13 2007-01-30 Advanced Semiconductor Engineering, Inc. Process for sawing substrate strip
US20020185121A1 (en) * 2001-06-06 2002-12-12 Farnworth Warren M. Group encapsulated dicing chuck
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
US9806031B2 (en) * 2015-04-22 2017-10-31 United Microelectronics Corp. Monitor method for process control in a semiconductor fabrication process
CN105159038B (zh) * 2015-10-15 2017-08-25 苏州盛纳微电子有限公司 一种用单面光刻曝光机上晶圆正反面光刻图案的对位方法
TW201903224A (zh) * 2017-06-08 2019-01-16 環球晶圓股份有限公司 碳化矽晶片及其定位邊加工方法
CN112838072B (zh) * 2019-11-22 2025-10-28 深圳芯瑞光科技有限公司 用于背面光刻工艺的对准方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2970730A (en) * 1957-01-08 1961-02-07 Motorola Inc Dicing semiconductor wafers
US3897627A (en) * 1974-06-28 1975-08-05 Rca Corp Method for manufacturing semiconductor devices
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
JPS5719726A (en) * 1980-07-10 1982-02-02 Nippon Kogaku Kk <Nikon> Positioning device
US4371598A (en) * 1981-07-06 1983-02-01 Motorola, Inc. Method for fabricating aligned patterns on the opposed surfaces of a transparent substrate
JPS58191480A (ja) * 1982-05-04 1983-11-08 Toshiba Corp 弾性表面波フイルタ用単結晶素子の製造方法
US5279992A (en) * 1982-07-30 1994-01-18 Hitachi, Ltd. Method of producing a wafer having a curved notch
JPS59220947A (ja) * 1983-05-30 1984-12-12 Sharp Corp 半導体装置の製造方法
US4547446A (en) * 1983-06-20 1985-10-15 The Perkin-Elmer Corporation Motion measurement and alignment method and apparatus
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
US4900283A (en) * 1984-11-26 1990-02-13 Kentek Information Systems, Inc. Method for arranging chips each having an array of semiconductor light emitting elements
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
FR2624625B1 (fr) * 1987-12-15 1990-04-27 Radiotechnique Compelec Procede d'obtention de motifs alignes entre eux sur deux faces opposees d'une plaque opaque
US5196378A (en) * 1987-12-17 1993-03-23 Texas Instruments Incorporated Method of fabricating an integrated circuit having active regions near a die edge
US4822755A (en) * 1988-04-25 1989-04-18 Xerox Corporation Method of fabricating large area semiconductor arrays
US4914829A (en) * 1988-12-16 1990-04-10 Ag Communication Systems Corporation Image alignment indicators
US5106432A (en) * 1989-05-16 1992-04-21 Oki Electric Industry Co., Ltd. Wafer alignment mark utilizing parallel grooves and process
FR2648274B1 (fr) * 1989-06-07 1994-07-29 Commissariat Energie Atomique Procede et dispositif de marquage et de clivage de plaquettes de materiaux semi-conducteurs monocristallins
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JPH05267112A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置の製造方法
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135075A (ja) * 2009-12-23 2011-07-07 Xerox Corp 半導体ウェハダイシング方法並びに半導体ウェハから切り出されたチップ及びそのチップ複数個からなるアレイ

Also Published As

Publication number Publication date
US5580831A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
EP0212219B1 (en) Visibility enhancement of first order alignment marks
US4610079A (en) Method of dicing a semiconductor wafer
JPH0745516A (ja) 基板の２面に位置合わせマークを形成する鋸切り法
JP2009099681A (ja) 基板の個片化方法
JPH04276645A (ja) 化合物半導体ウエーハのダイシング方法
US5147824A (en) Semiconductor wafer
CN101620039B (zh) 精密切割机台样品定位模板
US3844858A (en) Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate
US4468857A (en) Method of manufacturing an integrated circuit device
JPS5890736A (ja) 半導体装置用サフアイア基板
US3969749A (en) Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide
JPH06275583A (ja) 面取り半導体チップ及びその面取り加工方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH0666240B2 (ja) 半導体装置の製造方法
JPH01225510A (ja) 半導体基板の切断分割方法
US6649529B2 (en) Method of substrate processing and photoresist exposure
JPH01304721A (ja) 標識を有する半導体基板
RU215932U1 (ru) Тестовый элемент для контроля качества колодцев
TWI894864B (zh) 石英振盪器及其製造方法
JP2589417B2 (ja) ダイシングソーを用いた小物部品の加工方法
JP2828806B2 (ja) 半導体装置の製造方法
JPS6347331B2 (ja)
JP2001196333A (ja) オフアングル付き半導体ウエハ
JPH0224371B2 (ja)
JPH08172033A (ja) 半導体基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904