JPH0746308B2 - 表示制御装置およびマイクロコンピュータ・システム - Google Patents

表示制御装置およびマイクロコンピュータ・システム

Info

Publication number
JPH0746308B2
JPH0746308B2 JP60161886A JP16188685A JPH0746308B2 JP H0746308 B2 JPH0746308 B2 JP H0746308B2 JP 60161886 A JP60161886 A JP 60161886A JP 16188685 A JP16188685 A JP 16188685A JP H0746308 B2 JPH0746308 B2 JP H0746308B2
Authority
JP
Japan
Prior art keywords
bus
image memory
input
image data
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60161886A
Other languages
English (en)
Other versions
JPS6224346A (ja
Inventor
博 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60161886A priority Critical patent/JPH0746308B2/ja
Priority to KR1019860005428A priority patent/KR940003631B1/ko
Publication of JPS6224346A publication Critical patent/JPS6224346A/ja
Priority to US07/399,413 priority patent/US5079692A/en
Publication of JPH0746308B2 publication Critical patent/JPH0746308B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 ［技術分野］ この発明は、システム制御技術さらにはマイクロコンピ
ュータとその周辺のコントローラLSIとの結合方式に適
用して特に有効な技術に関し、例えばグラフィック表示
機能を備えたパーソナル・コンピュータのようなシステ
ムを構成するCRTコントローラに利用して有効な技術に
関する。
［背景技術］ ラスタスキャン方式のCRT表示装置を備え、グラフィッ
ク画像処理機能を有するようにされたパーソナル・コン
ピュータは、第３図（Ａ）または（Ｂ）に示すようなシ
ステムによって構成される。
すなわち、このシステムは、マイクロプロセッサ（以下
MPUとも称する）１と、システムプログラムが格納され
たシステムROM（読出し専用記憶装置）２、MPUがはたら
くときのワークエリアやテキストエリアとなるワーキン
グRAM（随時読出し書込み可能な記憶装置）３、CRT表示
装置に表示される表示画像データを記憶するリフレッシ
ュ・メモリもしくはフレーム・バッファのような画像メ
モリ５、MPU1からの指令に基づいて画像メモリ５に表示
画像データの書込み、読出しを行なうCRTコントローラ
４、画像メモリ５内から読み出された表示画像データに
基づいてRGB（レッド・グリーン・ブルー）信号のよう
なビデオ信号（映像信号）を形成し出力する並−直列変
換回路（もしくはビデオコントローラ）６などから構成
される。
上記のようなグラフィック表示システムについては、日
経マグロウヒル社発行「日経エレクトロニクス」1984年
５月21日号、No.343、第225〜227頁に示されている。
このうち、第３図は（Ａ）に示すシステムは、画像メモ
リ５に対して読出しはできるが書込みは行なえないよう
なCRTコントローラを使用した最も一般的な構成を示
す。このシステムでは、CRT表示装置に表示させたい画
像データを画像メモリ５に書込むのはMPU1の仕事であ
る。そのため、MPU1が画像メモリ５へ画像データの書込
みを行なう場合と、CRTコントローラが画像メモリ５の
画像データの読出しを行なう場合とで、マルチプレクス
７によってアドレスを切り換えて画像メモリ５へ供給す
るようにされている。
しかしながら、このようなシステム構成では、画像デー
タの書込みをすべてMPU1が行なわれなければならないた
め、MPU1の負担が大きいとともに、画像メモリ４がMPU1
のアドレス空間内に入っていなればならないので、画像
メモリの容量をあまり大きくすることができない。従っ
て、画像メモリの容量を大きくして多階色表示を行なっ
たり表示画面数を多くしたくてもできないようなことが
あった。
これに対し、第３図（Ｂ）に示すシステムは、画像メモ
リに対する描画機能を有するHD63484のようなCRTコント
ローラを使用した場合の構成であり、このシステムで
は、画像メモリ４がMPU側のシステムバス８と完全に切
り離されている。このようなシステムでは、画像メモリ
４に対する画像データの読出し書込みはすべてCRTコン
トローラ５が行なうので、MPUの負担が大幅に軽減され
るとともに、画像メモリ４をMPU1のアドレス空間に入れ
てやる必要がないので、画像メモリ４の容量を大きくし
て多彩なグラフィック表示を行なうことが可能となる。
しかしながら、第３図（Ｂ）にシステムあっては、画像
メモリ４に対するアクセスがすべてCRTコントローラ５
を介して行なわれるようになっているため、例えばシス
テム側のRAM3との間でDMA（ダイレクト・メモリ・アク
セス）転送を行なうような場合、CRTコントローラ５を
介する分だけスピードが遅くなるという不都合がある。
また、第３図（Ｂ）のシステムでは、MPU1が直接画像メ
モリ４に対する書込みを行なえないため、CRTコントロ
ーラ５が有していない機能（例えば画像の回転）をMPU1
によって実行するようなことはできない。
［発明の目的］ この発明の目的は、例えばグラフィック表示機能を有す
るマイクロコンピュータ・システムにおける画像メモリ
に対するDMA転送などの処理スピードを高速化し、かつ
自由度の高いシステム設計、アプリケーションプログラ
ムの作成が行なえるような表示制御技術を提供すること
にある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、MPUからの要求によって画像メモリに対する
アドレスおよびデータの出力端子を高インピーダンスに
させ得るような制御端子と、出力端子が高インピーダン
スになったことを知らせる信号を出力する出力端子を、
CRTコントローラに設けることによって、MPUがCRTコン
トローラに対してバスの解放を要求して直接画像メモリ
をアクセスできるようにし、これによって、画像メモリ
に対するDMA転送などの処理スピードを高速化し、かつ
自由度の高いシステム設計、アプリケーションプログラ
ムの作成が行なえるようにするという上記目的を達成す
るものである。
以下この発明を実施例とともに詳細に説明する。
［実施例］ 第１図には、本発明をパーソナル・コンピュータのよう
なグラフィック表示システムに適用した場合の一実施例
が示されている。
マイクロプロセッサ１と、システムプログラムが格納さ
れたシステムROM2、ワーキングRAM3およびCRTコントロ
ーラ４等は、システム・バス８によって互いに有機的に
結合されている。また、図示しないが、上記システム・
バス８には、I/O（入出力装置）を介してキー入力装置
やフロッピーディスク装置、さらにはフロッピーディス
ク装置と表示画像データを記憶する画像メモリとの間で
直接データの転送を行なわせるDMAコントローラ等が接
続されていることもある。CRTコントローラ４は画像表
示機能および描画機能を有しており、このCRTコントロ
ーラ４にはバス９を介して画像メモリ５が接続されてい
る。特に制限されないが、CRTコントローラ４は、使用
ピン数を節約するため画像メモリ５に対するアドレス信
号と画像データ信号の出力ピンが共用されている。つま
り、バス９をアドレスとデータとでマルチプレクス方式
で使用するようになっている。そのため、バス９上には
アドレスラッチ回路10が接続され、CRTコントローラ４
からバス９上に出力されたアドレス信号をアドレスラッ
チ回路10でラッチするようになっている。
そして、この実施例では、CRTコントローラ４と画像メ
モリ５とを接続するバス９に対して、システム・バス８
がバスドライバ11を介して接続され、CRTコントローラ
４はもちろんマイクロプロセッサ１も直接画像メモリ５
をアクセスできるように構成されている。
しかしながら、このようにマイクロプロセッサ１とCRT
コントローラ４のいずれの側からも画像メモリ５がアク
セスできるようにされていると、両方のアクセスが競合
するおそれがある。
そこでこの実施例では、CRTコントローラ４に、マイク
ロプロセッサ１の側からバス９の解放を要求する制御信
号RQtを受け付ける制御信号入力端子が設けられてい
る。そして、CRTコントローラ４はマイクロプロセッサ
１から供給される制御信号RQtを受け取ると、内部の制
御部（プロセッサ）の動作を停止させるとともに、第２
図に示すようにアドレス／データ出力端子をハイインピ
ーダンス状態にしてバス９を解放する。それからCRTコ
ントローラ４は内部のタイミング制御回路において制御
部の動作を停止した後、速やかに適当なタイミング信号
を形成して、バス９がフローティング状態になったこと
を知らせるアクノリッジ信号ACKtとして適当に外部端子
に出力するようになっている。
アクノリッジ信号ACKtが例えばロウレベルからハイレベ
ルに変化すると、バスドライバ11がアクティブにされる
とともに、マイクロプロセッサ１はバス９がCRTコント
ローラ４から解放されたことを知る。従って、マイクロ
プロセッサ１がバス９を介して画像メモリ５をアクセス
して、直接画像メモリ５に画像データを書き込んだり、
読み出したりすることができるようになる。
上記の場合、CRTコントローラ４には、マイクロプロセ
ッサからの制御信号RQtの入力端子およびこれに対応し
たアクノリッジ信号ACKtを出力する出力端子をそれぞれ
専用の端子として設けてもよいが、既にCRTコントロー
ラ４が有している制御用端子を他の信号と共用するよう
にしてもよい。
その場合、制御信号RQtの入力端子については例えばこ
れに対応してCRTコントローラ内部にフラグを設け、こ
のフラグの切換えを行なう。また、アクノリッジ信号AC
Ktの出力端子については、外部にラッチ回路を設け、こ
のラッチ回路を適当なタイミングで動作させてアクノリ
ッジ信号ACKtを検出するようにすればよい。
なお、上記実施例では、マイクロプロセッサ側のシステ
ム・バス８を、CRTコントローラ４と画像メモリ５とを
接続するバス９にバスドライバ11を介して接続させてい
るが、それに限定されるものでなく、システム構成によ
ってはバスドライバのようなバッファを介さずにシステ
ム・バス８を直接バス９に接続させることもできる。
また、上記実施例ではバス９がアドレスとデータとのマ
ルチプレクスで使用されるようにされているが、それに
限定されず、CRTコントローラ４がアドレスとデータの
出力端子を別々に有しているものであれば、アドレスラ
ッチ回路10は不用である。
さらに、上記実施例では、マイクロプロセッサとCRTコ
ントローラのいずれの側からも画像メモリをアクセスし
て画像データを書き込めるようにしたシステムについて
説明したが、この発明はこれに限定されるものでなく・
マイクロプロセッサ以外のコントローラLSI（例えばDMA
コントローラ）とCRTコントローラの制御下に画像メモ
リを置くような場合にも適用することができる。
［効果］ MPUからの要求によって画像メモリに対するアドレスお
よびデータの出力端子を高インピーダンスにさせ得るよ
うな制御端子と、出力端子が高インピーダンスになった
ことを知らせることを知らせる信号を出力する出力端子
を、CRTコントローラに設けるようにしたので、MPUがCR
Tコントローラに対してバスの解放を要求して直接画像
メモリをアクセスできるという作用により、画像メモリ
に対するDMA転送などの処理スピードを高速化し、かつ
自由度の高いシステム設計、アプリケーションプログラ
ムの作成が行なえるという効果がある。以上本発明者に
よってなされた発明を実施例に基づき具体的に説明した
が、本発明は上記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲で種々変更可能であることはい
うまでもない。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるグラフィック表示シ
ステムにおけるCRTコントローラに適用したものについ
て説明したが、この発明はそれに限定されるものでな
く、ハード・ディスク・コントローラその他のマイクロ
プロセッサ・システムを構成する周辺装置を制御するた
めの制御用LSI一般に利用することができる。
【図面の簡単な説明】 第１図は、本発明をグラフィック表示システムに適用し
た場合の一実施例を示すブロック図、 第２図は、そのシステムにおけるタイミングチャート、 第３図（Ａ）および（Ｂ）は、それぞれ従来のグラフィ
ック表示システムの構成例を示すブロック図である。 １……マイクロプロセッサ、２……システムROM、３…
…ワーキングRAM、４……表示制御装置（CRTコントロー
ラ）、５……画像メモリ（フレーム・バッファ）６……
並−直列変換器、８……システム・バス、９……バス、
10……アドレスラッチ回路、11……バスドライバ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】マイクロコンピュータ・システムを構成す
    るシステム・バスに接続され、画像メモリに記憶される
    画像データを形成するとともに該画像データおよびその
    描画位置を示すアドレスを出力する描画機能と上記画像
    メモリ内の画像データを読み出すアドレスを順次出力す
    る表示機能とを有する表示制御装置であって、上記シス
    テム・バスに接続される第１入出力端子群と、上記画像
    メモリを接続させるための第２バスに接続される第２入
    出力端子群と、他の制御装置から供給される上記第２バ
    スの使用要求を示す制御信号を受け付ける制御端子と、
    該制御端子への上記制御信号の入力によって上記第２入
    出力端子群をハイインピーダンス状態に移行させる入出
    力端子制御手段と、上記第２入出力端子群がハイインピ
    ーダンス状態に移行されていることを示す信号を形成す
    る応答信号形成手段と、その応答信号を出力する端子と
    を備えてなることを特徴とする表示制御装置。
  2. 【請求項２】マイクロコンピュータと、表示装置と、該
    表示装置に表示される画像データを記憶する画像メモリ
    と、システム・バスを介して上記マイクロコンピュータ
    に接続され上記画像メモリに記憶される画像データを形
    成するとともに該画像データおよびその描画位置を示す
    アドレスを出力する描画機能と上記画像メモリ内の画像
    データを読み出すアドレスを順次出力する表示機能とを
    有する表示制御装置とを備えたマイクロコンピュータ・
    システムにおいて、 上記画像メモリは、上記システム・バスとは別個の第２
    バスを介して上記表示制御装置に接続され、かつ上記第
    ２バスにはバス切換え手段を介して上記システム・バス
    が接続可能にされ、 上記表示制御装置は、上記システム・バスに接続される
    第１入出力端子群と、上記第２バスに接続される第２入
    出力端子群と、他の制御装置からの上記第２バスの使用
    要求を示す制御信号を受け付ける制御端子を有し、該制
    御端子へ上記制御信号が入力されると、上記第２入出力
    端子群をハイインピーダンス状態に移行させかつそのこ
    とを示す応答信号を形成して出力するように構成され、 上記バス切換え手段は、上記表示制御装置から出力され
    た上記応答信号により制御されて上記システム・バスと
    上記第２バスとを接続させるように構成されてなること
    を特徴とするマイクロコンピュータ・システム。
JP60161886A 1985-07-24 1985-07-24 表示制御装置およびマイクロコンピュータ・システム Expired - Lifetime JPH0746308B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60161886A JPH0746308B2 (ja) 1985-07-24 1985-07-24 表示制御装置およびマイクロコンピュータ・システム
KR1019860005428A KR940003631B1 (ko) 1985-07-24 1986-07-05 제어장치를 구비한 시스템
US07/399,413 US5079692A (en) 1985-07-24 1989-08-25 Controller which allows direct access by processor to peripheral units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60161886A JPH0746308B2 (ja) 1985-07-24 1985-07-24 表示制御装置およびマイクロコンピュータ・システム

Publications (2)

Publication Number Publication Date
JPS6224346A JPS6224346A (ja) 1987-02-02
JPH0746308B2 true JPH0746308B2 (ja) 1995-05-17

Family

ID=15743858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60161886A Expired - Lifetime JPH0746308B2 (ja) 1985-07-24 1985-07-24 表示制御装置およびマイクロコンピュータ・システム

Country Status (3)

Country Link
US (1) US5079692A (ja)
JP (1) JPH0746308B2 (ja)
KR (1) KR940003631B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001750B1 (en) * 1991-07-30 1996-02-05 Hitachi Ltd Scsi controller and the method for use on an information
US5309568A (en) * 1992-03-16 1994-05-03 Opti, Inc. Local bus design
US5274770A (en) * 1992-07-29 1993-12-28 Tritech Microelectronics International Pte Ltd. Flexible register-based I/O microcontroller with single cycle instruction execution
US5631733A (en) * 1995-01-20 1997-05-20 Photon Dynamics, Inc. Large area defect monitor tool for manufacture of clean surfaces
US5801824A (en) * 1996-11-25 1998-09-01 Photon Dynamics, Inc. Large area defect monitor tool for manufacture of clean surfaces
EP2111884A1 (en) * 1997-05-28 2009-10-28 United States Surgical Corporation Trocar seal system
KR100264613B1 (ko) * 1998-05-16 2000-12-01 이희옥 판상 장식품의 개금 개채 방법
US20060056234A1 (en) * 2004-09-10 2006-03-16 Lowrey Tyler A Using a phase change memory as a shadow RAM
FR2916873B1 (fr) * 2007-05-29 2009-09-18 Schneider Electric Ind Sas Dispositif de controle de communication entre un module et un bus de transmission
JP5752382B2 (ja) * 2010-09-29 2015-07-22 矢崎総業株式会社 表示装置及び画像データの転送方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070710A (en) * 1976-01-19 1978-01-24 Nugraphics, Inc. Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array
US4200916A (en) * 1976-07-01 1980-04-29 Gulf & Western Industries, Inc. Programmable controller using microprocessor
US4368512A (en) * 1978-06-30 1983-01-11 Motorola, Inc. Advanced data link controller having a plurality of multi-bit status registers
US4558412A (en) * 1978-12-26 1985-12-10 Honeywell Information Systems Inc. Direct memory access revolving priority apparatus
US4263648A (en) * 1978-12-26 1981-04-21 Honeywell Information Systems Inc. Split system bus cycle for direct memory access of peripherals in a cathode ray tube display system
US4293908A (en) * 1979-01-31 1981-10-06 Honeywell Information Systems Inc. Data processing system having direct memory access bus cycle
US4460960A (en) * 1979-02-02 1984-07-17 International Business Machines Corporation Transaction execution system having keyboard and message customization, improved key function versatility and message segmentation
US4513390A (en) * 1979-06-08 1985-04-23 Planning Research Corporation System for digital transmission and synthesis of integrated data
US4398246A (en) * 1980-08-12 1983-08-09 Pitney Bowes Inc. Word processing system employing a plurality of general purpose processor circuits
US4415985A (en) * 1980-08-28 1983-11-15 The Bendix Corporation Driving circuit for cathode ray tube
JPS5748122A (en) * 1980-09-05 1982-03-19 Fujitsu Ltd Assignment controlling system of common input-output device
US4527250A (en) * 1980-09-11 1985-07-02 Allen-Bradley Company Video computer terminal with detachable intelligent keyboard module
US4379340A (en) * 1980-10-06 1983-04-05 Honeywell Information Systems Inc. Communications subsystem idle link state detector
JPS5779551A (en) * 1980-11-06 1982-05-18 Nec Corp Information transfer device
US4462084A (en) * 1981-02-23 1984-07-24 Gen Rad, Inc. Bus request buffer circuit for interfacing between field maintenance processor and device specific adaptor
JPS588348A (ja) * 1981-07-07 1983-01-18 Sony Corp 出力表示用メモリの制御回路
US4460957A (en) * 1981-08-12 1984-07-17 International Business Machines Corporation Self-pacing serial keyboard interface for data processing system
US4449202A (en) * 1981-12-04 1984-05-15 Ncr Corporation Full duplex integrated circuit communication controller
US4543629A (en) * 1982-04-29 1985-09-24 Honeywell Information Systems Inc. Apparatus for maximizing bus utilization
JPS5945527A (ja) * 1982-09-07 1984-03-14 Hitachi Ltd バス制御方法
JPH079569B2 (ja) * 1983-07-01 1995-02-01 株式会社日立製作所 ディスプレイコントローラ及びそれを用いた図形表示装置
US4577344A (en) * 1983-01-17 1986-03-18 Automatix Incorporated Vision system
US4511965A (en) * 1983-03-21 1985-04-16 Zenith Electronics Corporation Video ram accessing system
US4615018A (en) * 1983-03-24 1986-09-30 Ricoh Company, Ltd. Method for writing data into a memory
US4602327A (en) * 1983-07-28 1986-07-22 Motorola, Inc. Bus master capable of relinquishing bus on request and retrying bus cycle
US4742454A (en) * 1983-08-30 1988-05-03 Amdahl Corporation Apparatus for buffer control bypass
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
JPH087569B2 (ja) * 1985-06-21 1996-01-29 株式会社日立製作所 表示制御装置

Also Published As

Publication number Publication date
KR870001514A (ko) 1987-03-14
US5079692A (en) 1992-01-07
JPS6224346A (ja) 1987-02-02
KR940003631B1 (ko) 1994-04-25

Similar Documents

Publication Publication Date Title
JPS62192867A (ja) イメ−ジデ−タを扱うワ−クステ−シヨン
JPH0746308B2 (ja) 表示制御装置およびマイクロコンピュータ・システム
JPS61292678A (ja) 表示制御装置
JPH0353363A (ja) バスアーキテクチャ変換回路
US6425020B1 (en) Systems and methods for passively transferring data across a selected single bus line independent of a control circuitry
JPS58136093A (ja) 表示制御装置
JP2514334B2 (ja) 制御装置
GB2221777A (en) Data processor
US4841298A (en) Bit pattern conversion system
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JP2687679B2 (ja) プログラム開発装置
JPH0728990A (ja) グラフィックスメモリアクセス回路
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JP2636834B2 (ja) 画像処理装置
JPH0427571B2 (ja)
JPS619684A (ja) デフオルト画面表示方式
JPS6029837A (ja) 情報処理装置
JPS63204357A (ja) デ−タ処理装置
JPS5960481A (ja) Ｃｒｔコントロ−ラ
JPH0727556B2 (ja) バスアクセス方式
JPH0612368A (ja) 高精細画像処理装置
JPH01140272A (ja) 画像処理装置
JPH0830503A (ja) プラント監視装置
JPH0553548A (ja) デイスプレイ制御装置
JPH01249360A (ja) プリンタの印刷制御回路及びその制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term