JPH0748501B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0748501B2 JPH0748501B2 JP23060687A JP23060687A JPH0748501B2 JP H0748501 B2 JPH0748501 B2 JP H0748501B2 JP 23060687 A JP23060687 A JP 23060687A JP 23060687 A JP23060687 A JP 23060687A JP H0748501 B2 JPH0748501 B2 JP H0748501B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- recess
- field effect
- effect transistor
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ゲートリセス構造（以下リセス構造とい
う）を有する電界効果トランジスタに係り、特にRF性能
を劣化させることなくゲート逆方向耐圧を向上させた電
界効果トランジスタに関するものである。
う）を有する電界効果トランジスタに係り、特にRF性能
を劣化させることなくゲート逆方向耐圧を向上させた電
界効果トランジスタに関するものである。
第６図は従来の電界効果トランジスタのリセス構造を示
す断面図である。
す断面図である。
この図において、１は電流通路となるエピタキシャル
層、Ｓはソース電極、Ｇはゲート電極、Ｄはドレイン電
極、ｗはリセス幅、ｔはリセス深さ、ａはゲート電極Ｇ
の下のエピタキシャル層厚である。
層、Ｓはソース電極、Ｇはゲート電極、Ｄはドレイン電
極、ｗはリセス幅、ｔはリセス深さ、ａはゲート電極Ｇ
の下のエピタキシャル層厚である。
電界効果トランジスタでは、通常第６図に示すように、
ゲート電極Ｇの取付け部のエピタキシャル層１をエッチ
ングにより所定の電流値（Ｉ＝Ｎ・ａ）になるようにエ
ピタキシャル層厚ａまで掘り込むリセス構造が採用され
ている。ただし、Ｎはキャリア濃度である。このリセス
構造のリセス幅ｗとリセス深さｔにより、電界効果トラ
ンジスタのRF性能およびゲート逆方向耐圧が大きく左右
される。また、ゲート逆方向耐圧を大きくするにつれて
RF性能が劣化するという傾向がある。
ゲート電極Ｇの取付け部のエピタキシャル層１をエッチ
ングにより所定の電流値（Ｉ＝Ｎ・ａ）になるようにエ
ピタキシャル層厚ａまで掘り込むリセス構造が採用され
ている。ただし、Ｎはキャリア濃度である。このリセス
構造のリセス幅ｗとリセス深さｔにより、電界効果トラ
ンジスタのRF性能およびゲート逆方向耐圧が大きく左右
される。また、ゲート逆方向耐圧を大きくするにつれて
RF性能が劣化するという傾向がある。
これらの原因としては、ゲート逆方向耐圧を決定する空
乏層の拡がりおよびRF性能に大きな影響を与える寄生抵
抗ならびに寄生容量がリセス構造により大きく変化する
ことがあげられる。
乏層の拡がりおよびRF性能に大きな影響を与える寄生抵
抗ならびに寄生容量がリセス構造により大きく変化する
ことがあげられる。
従来の電界効果トランジスタは、上記のように構成され
ているので、ゲート逆方向耐圧を高めるリセス構造を備
えた場合、寄生抵抗ならびに寄生容量が増加してRF性能
が劣化するという問題点があった。
ているので、ゲート逆方向耐圧を高めるリセス構造を備
えた場合、寄生抵抗ならびに寄生容量が増加してRF性能
が劣化するという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、リセス構造、すなわちリセス幅，リセス深さを最
適化することにより、寄生抵抗，寄生容量の増加を抑制
し、ゲート逆方向耐圧およびRF性能を共に向上できる電
界効果トランジスタを得ることを目的とする。
ので、リセス構造、すなわちリセス幅，リセス深さを最
適化することにより、寄生抵抗，寄生容量の増加を抑制
し、ゲート逆方向耐圧およびRF性能を共に向上できる電
界効果トランジスタを得ることを目的とする。
この発明に係る電界効果トランジスタは、ゲートリセス
構造のリセス幅を、ゲート・ドレイン間に逆方向耐圧と
等しい電圧を印加した時にドレイン側にのびるゲートシ
ョットキ空乏層の端からゲート電極の端までの距離と等
しくし、ゲートリセス構造のリセス深さを、表面空乏層
の厚さと等しくしたものである。
構造のリセス幅を、ゲート・ドレイン間に逆方向耐圧と
等しい電圧を印加した時にドレイン側にのびるゲートシ
ョットキ空乏層の端からゲート電極の端までの距離と等
しくし、ゲートリセス構造のリセス深さを、表面空乏層
の厚さと等しくしたものである。
この発明においては、リセス幅を最適化することにより
ゲート逆方向耐圧が向上され、リセス深さを最適化する
ことにより寄生抵抗ならびに寄生容量の増加が抑制され
る。
ゲート逆方向耐圧が向上され、リセス深さを最適化する
ことにより寄生抵抗ならびに寄生容量の増加が抑制され
る。
第１図はこの発明の電界効果トランジスタの一実施例を
示す断面図である。
示す断面図である。
この図において、第６図と同一符号は同一または相当部
分を示し、２はゲートショットキ空乏層、３は表面空乏
層、ｋは表面空乏層厚、Ｔはゲート・ドレイン間に逆方
向耐圧と等しい電圧を印加した時に、ドレイン側にのび
る前記ゲートショットキ空乏層２の端から前記ゲート電
極Ｇの端までの距離である。
分を示し、２はゲートショットキ空乏層、３は表面空乏
層、ｋは表面空乏層厚、Ｔはゲート・ドレイン間に逆方
向耐圧と等しい電圧を印加した時に、ドレイン側にのび
る前記ゲートショットキ空乏層２の端から前記ゲート電
極Ｇの端までの距離である。
以下、第２図〜第５図を参照しながらこの発明の電界効
果トランジスタのリセス構造について説明する。
果トランジスタのリセス構造について説明する。
これらの図において、第１図と同一符号は同一または相
当部分を示し、４は前記表面空乏層３によって狭められ
たリセス下のチャネル領域、ｂは前記表面空乏層３によ
って狭められたリセス外のチャネル領域厚、L1は実効的
なゲート・ソース間距離、L2は実効的なゲート・ドレイ
ン間距離である。
当部分を示し、４は前記表面空乏層３によって狭められ
たリセス下のチャネル領域、ｂは前記表面空乏層３によ
って狭められたリセス外のチャネル領域厚、L1は実効的
なゲート・ソース間距離、L2は実効的なゲート・ドレイ
ン間距離である。
ここで、ゲート逆方向耐圧をVgとすると、リセス構造、
すなわちリセス幅ｗおよびリセス深さｔとゲート逆方向
耐圧Vgとは以下の関係にあることが実験的に見い出され
た。
すなわちリセス幅ｗおよびリセス深さｔとゲート逆方向
耐圧Vgとは以下の関係にあることが実験的に見い出され
た。
Vg＝7.23N・(a+T)2×10-8（Ｖ） …（１） Ｗ＜Ｔの場合には Ｔ・Ｎ・ａ＋（Ｔ−ｗ）・Ｎ・ｔ＝5.64×107〔cm-1〕
…（２） Ｗ≧Ｔの場合には Ｎ・ａ・Ｔ＝5.64×107〔cm-1〕 …（３） ここで、N:キャリア濃度（cm-3）,a:ゲート直下のエピ
タキシャル層厚（cm-1）である。
…（２） Ｗ≧Ｔの場合には Ｎ・ａ・Ｔ＝5.64×107〔cm-1〕 …（３） ここで、N:キャリア濃度（cm-3）,a:ゲート直下のエピ
タキシャル層厚（cm-1）である。
ゲート逆方向耐圧Vgを大きくするためには、上記第
（１）式から分かるように、キャリア濃度N,エピタキシ
ャル層厚ａを一定値とすると、距離Ｔを大きくすること
により実現できる。距離Ｔを大きくするためには、上記
第（２）式より、リセス幅ｗ≧距離Ｔとすればよいこと
が分かる。
（１）式から分かるように、キャリア濃度N,エピタキシ
ャル層厚ａを一定値とすると、距離Ｔを大きくすること
により実現できる。距離Ｔを大きくするためには、上記
第（２）式より、リセス幅ｗ≧距離Ｔとすればよいこと
が分かる。
次に、リセス幅ｗ＞距離Ｔの場合と（第２図参照）、リ
セス幅ｗ＝距離Ｔの場合（第３図参照）における寄生抵
抗，寄生容量について考察する。
セス幅ｗ＝距離Ｔの場合（第３図参照）における寄生抵
抗，寄生容量について考察する。
リセス幅ｗ＞距離Ｔの場合は、その構造上、表面空乏層
３の影響により狭められているリセス下のチャネル領域
４が、リセス幅ｗ＝距離Ｔの場合より左右方向に増大す
る。これは寄生抵抗の増大を意味する。また、ゲート印
加電圧がチャネル領域４の左右に分散されることによ
り、ゲート印加電圧の変化に対応する縦方向ゲートショ
ットキ空乏層２の変化が少なくなる。このため、素子の
相互コンダクタンスgmが小さくなる。
３の影響により狭められているリセス下のチャネル領域
４が、リセス幅ｗ＝距離Ｔの場合より左右方向に増大す
る。これは寄生抵抗の増大を意味する。また、ゲート印
加電圧がチャネル領域４の左右に分散されることによ
り、ゲート印加電圧の変化に対応する縦方向ゲートショ
ットキ空乏層２の変化が少なくなる。このため、素子の
相互コンダクタンスgmが小さくなる。
このような寄生抵抗の増大ならびに相互コンダクタンス
gmの劣化は、共にRF性能を劣化させる。したがって、リ
セス幅ｗ＝距離Ｔとなる条件を満たして上記第（３）式
を成立させることが、リセス構造の第１条件となる。こ
の時、Vgはｔに依存しなくなる。
gmの劣化は、共にRF性能を劣化させる。したがって、リ
セス幅ｗ＝距離Ｔとなる条件を満たして上記第（３）式
を成立させることが、リセス構造の第１条件となる。こ
の時、Vgはｔに依存しなくなる。
次に、この第１の条件を満たすリセス構造において、リ
セス深さｔと表面空乏層厚ｋとの最適条件を、ｉ）ｔ＜
ｋ（第４図参照）、ii）ｔ＝ｋ（第１図参照）,iii）ｔ
＞ｋ（第５図参照）の場合について考える。
セス深さｔと表面空乏層厚ｋとの最適条件を、ｉ）ｔ＜
ｋ（第４図参照）、ii）ｔ＝ｋ（第１図参照）,iii）ｔ
＞ｋ（第５図参照）の場合について考える。
まず、ｉ）ｔ＜ｋの場合は、ii）ｔ＝ｋの場合に比べて
リセス外のチャネル領域厚ｂを厚くできないので、寄生
抵抗が大きくなる。
リセス外のチャネル領域厚ｂを厚くできないので、寄生
抵抗が大きくなる。
次に、iii）ｔ＞ｋの場合は、ii）ｔ＝ｋの場合に比べ
て実効的なゲート・ソース間距離L1およびゲート・ドレ
イン間距離L2が長くなり、やはり寄生抵抗が大きくな
る。さらに、表面空乏層３の面積がｋ・（ｔ−ｋ）分だ
け増加し、それに伴い寄生容量が増加する。したがっ
て、リセス深さｔ＝表面空乏層厚ｋとなる条件を満たす
ことがリセス構造の第２の条件となる。
て実効的なゲート・ソース間距離L1およびゲート・ドレ
イン間距離L2が長くなり、やはり寄生抵抗が大きくな
る。さらに、表面空乏層３の面積がｋ・（ｔ−ｋ）分だ
け増加し、それに伴い寄生容量が増加する。したがっ
て、リセス深さｔ＝表面空乏層厚ｋとなる条件を満たす
ことがリセス構造の第２の条件となる。
以上より第１図に示すように、リセス幅ｗ＝距離T,リセ
ス深さｔ＝表面空乏層厚ｋとすれば最適なリセス構造を
得ることができる。すなわち、キャリア濃度N,ゲート直
下のエピタキシャル層厚ａとすると、上記第（３）式よ
り Ｔ＝ｗ＝5.64×107/a・Ｎ（cm） …（４） となる。また、表面空乏層厚ｋと表面ポテンシャルVsと
の関係は Vs＝7.23N・k2×10-8（Ｖ） …（５） で表現されるので ｋ＝ｔ＝（Vs×108/7.23・Ｎ）1/2（cm） とすることを意味する。
ス深さｔ＝表面空乏層厚ｋとすれば最適なリセス構造を
得ることができる。すなわち、キャリア濃度N,ゲート直
下のエピタキシャル層厚ａとすると、上記第（３）式よ
り Ｔ＝ｗ＝5.64×107/a・Ｎ（cm） …（４） となる。また、表面空乏層厚ｋと表面ポテンシャルVsと
の関係は Vs＝7.23N・k2×10-8（Ｖ） …（５） で表現されるので ｋ＝ｔ＝（Vs×108/7.23・Ｎ）1/2（cm） とすることを意味する。
以下に上記第１および第２の条件を満足するリセス構造
を適用した高出力GaAs電界効果トランジスタについて説
明する。
を適用した高出力GaAs電界効果トランジスタについて説
明する。
目標とするゲート逆方向耐圧Vsを20V,キャリア濃度Ｎ＝
１×1017〔cm-3〕とすると、上記第（１）式より、 20＝7.23×1017(a+w)2×10-8 …（６） 上記第（４）式より、 リセス幅ｗ＝5.64×107／1017・ａ …（７） 第（６）式および第（７）式より、 リセス幅ｗ＝3.76×10-5〔cm〕，エピタキシャル層厚ａ
＝1.5×10-5〔cm〕 また、第（５）式より、表面ポテンシャルVs＝0.75とし
て、0.75＝7.23×1017×t2×10-8より、リセス深さｔ＝
１×10-5〔cm〕となる。
１×1017〔cm-3〕とすると、上記第（１）式より、 20＝7.23×1017(a+w)2×10-8 …（６） 上記第（４）式より、 リセス幅ｗ＝5.64×107／1017・ａ …（７） 第（６）式および第（７）式より、 リセス幅ｗ＝3.76×10-5〔cm〕，エピタキシャル層厚ａ
＝1.5×10-5〔cm〕 また、第（５）式より、表面ポテンシャルVs＝0.75とし
て、0.75＝7.23×1017×t2×10-8より、リセス深さｔ＝
１×10-5〔cm〕となる。
このように決定したキャリア濃度N,エピタキシャル層厚
a,リセス幅w,リセス深さｔにより作製したGaAs高出力電
界効果トランジスタは、ゲート逆方向耐圧Vg＝19.7
〔Ｖ〕，単位ゲート幅当りのRF出力が0.45〔W/mm〕とな
った。これはキャリア濃度N,ゲート直下のエピタキシャ
ル層厚ａが同一で、リセス構造の異なる従来の電界効果
トランジスタと比較してゲート逆方向耐圧Vgで1.5V,RF
出力で0.05〔W/mm〕向上したことになる。
a,リセス幅w,リセス深さｔにより作製したGaAs高出力電
界効果トランジスタは、ゲート逆方向耐圧Vg＝19.7
〔Ｖ〕，単位ゲート幅当りのRF出力が0.45〔W/mm〕とな
った。これはキャリア濃度N,ゲート直下のエピタキシャ
ル層厚ａが同一で、リセス構造の異なる従来の電界効果
トランジスタと比較してゲート逆方向耐圧Vgで1.5V,RF
出力で0.05〔W/mm〕向上したことになる。
なお、この発明は、上記のGaAs電界効果トランジスタだ
けでなく、異なる電子親和力を持つ半導体層からなるヘ
テロ接合を持つ高移動度トランジスタ（HEMT）やSi等に
より作成された他の電界効果トランジスタにも適用でき
ることはいうまでもない。
けでなく、異なる電子親和力を持つ半導体層からなるヘ
テロ接合を持つ高移動度トランジスタ（HEMT）やSi等に
より作成された他の電界効果トランジスタにも適用でき
ることはいうまでもない。
以上説明したとおり、この発明は、ゲートリセス構造の
リセス幅を、ゲート・ドレイン間に逆方向耐圧と等しい
電圧を印加した時にドレイン側にのびるゲートショット
キ空乏層の端からゲート電極の端までの距離と等しく
し、ゲートリセス構造のリセス深さを、表面空乏層の厚
さと等しくしたので、RF性能を向上させながらゲート逆
方向耐圧を向上できるという効果がある。
リセス幅を、ゲート・ドレイン間に逆方向耐圧と等しい
電圧を印加した時にドレイン側にのびるゲートショット
キ空乏層の端からゲート電極の端までの距離と等しく
し、ゲートリセス構造のリセス深さを、表面空乏層の厚
さと等しくしたので、RF性能を向上させながらゲート逆
方向耐圧を向上できるという効果がある。
第１図はこの発明の電界効果トランジスタの一実施例を
示す断面図、第２図〜第５図はこの発明の電界効果トラ
ンジスタのリセス構造を説明するための断面図、第６図
は従来の電界効果トランジスタのリセス構造を示す断面
図である。 図において、１はエピタキシャル層、２はゲートショッ
トキ空乏層、３は表面空乏層、ｗはリセス幅、ｔはリセ
ス深さである。 なお、各図中の同一符号は同一または相当部分を示す。
示す断面図、第２図〜第５図はこの発明の電界効果トラ
ンジスタのリセス構造を説明するための断面図、第６図
は従来の電界効果トランジスタのリセス構造を示す断面
図である。 図において、１はエピタキシャル層、２はゲートショッ
トキ空乏層、３は表面空乏層、ｗはリセス幅、ｔはリセ
ス深さである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】ゲートリセス構造が形成されたエピタキシ
ャル半導体層上に、ソース，ドレイン，ゲートの各電極
を備えた電界効果トランジスタにおいて、前記ゲートリ
セス構造のリセス幅を、ゲート・ドレイン間に逆方向耐
圧と等しい電圧を印加した時にドレイン側にのびるゲー
トショットキ空乏層の端から前記ゲート電極の端までの
距離と等しくし、前記ゲートリセス構造のリセス深さ
を、表面空乏層の厚さと等しくしたことを特徴とする電
界効果トランジスタ。 - 【請求項２】エピタキシャル半導体層は、ヘテロ接合を
含むものであることを特徴とする特許請求の範囲第
（１）項記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23060687A JPH0748501B2 (ja) | 1987-09-14 | 1987-09-14 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23060687A JPH0748501B2 (ja) | 1987-09-14 | 1987-09-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6473677A JPS6473677A (en) | 1989-03-17 |
| JPH0748501B2 true JPH0748501B2 (ja) | 1995-05-24 |
Family
ID=16910388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23060687A Expired - Lifetime JPH0748501B2 (ja) | 1987-09-14 | 1987-09-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748501B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821576A (en) * | 1995-10-18 | 1998-10-13 | Northrop Grumman Corporation | Silicon carbide power field effect transistor |
-
1987
- 1987-09-14 JP JP23060687A patent/JPH0748501B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6473677A (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771172B2 (ja) | 縦型電界効果トランジスタ | |
| JP2002532905A (ja) | 横型薄膜シリコンオンインシュレータ（ｓｏｉ）ｊｆｅｔデバイス | |
| US20080272443A1 (en) | Field effect transistor having field plate electrodes | |
| US20080023727A1 (en) | Field effect transistor having its breakdown voltage enhanced | |
| EP0479504A2 (en) | Thin film transistor | |
| US7423325B2 (en) | Lateral field-effect-controllable semiconductor component for RF applications | |
| US5153682A (en) | HEMT device with doped active layer | |
| JPS63252480A (ja) | 縦形モス電界効果トランジスタ | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JPH0748501B2 (ja) | 電界効果トランジスタ | |
| JPS5846874B2 (ja) | 接合型電界効果トランジスタ | |
| US6255673B1 (en) | Hetero-junction field effect transistor | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH06151863A (ja) | 半導体装置 | |
| US4774555A (en) | Power hemt structure | |
| JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
| US5767556A (en) | Field effect transistor | |
| JP2578745B2 (ja) | 電界効果トランジスタ | |
| JP3131267B2 (ja) | 電界効果トランジスタ | |
| JP2719142B2 (ja) | 電界効果トランジスタ | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JP2540754B2 (ja) | 高耐圧トランジスタ | |
| JPH0645362A (ja) | 電界効果トランジスタ |