JPH0748659B2 - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPH0748659B2 JPH0748659B2 JP62322935A JP32293587A JPH0748659B2 JP H0748659 B2 JPH0748659 B2 JP H0748659B2 JP 62322935 A JP62322935 A JP 62322935A JP 32293587 A JP32293587 A JP 32293587A JP H0748659 B2 JPH0748659 B2 JP H0748659B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- output
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010363 phase shift Effects 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信装置等において、主に周波数変換等の目
的で設置される位相同期発振器に関し、特に入力信号と
出力信号の位相関係を一定に保つ位相同期発振器に関す
るものである。
的で設置される位相同期発振器に関し、特に入力信号と
出力信号の位相関係を一定に保つ位相同期発振器に関す
るものである。
従来の位相同期発振器の一例を第３図に示し説明する。
第３図に示すように、位相同期発振器は、位相比較回路
10と、電圧制御発振器40とから成っている。
10と、電圧制御発振器40とから成っている。
入力端子100に加えられた入力信号と出力端子200に出力
される出力信号は位相比較回路10に導かれている。位相
比較回路10は両信号の位相を比較し、その位相差に応じ
て、例えば第４図に示す位相比較特性に従った電圧を発
生する。
される出力信号は位相比較回路10に導かれている。位相
比較回路10は両信号の位相を比較し、その位相差に応じ
て、例えば第４図に示す位相比較特性に従った電圧を発
生する。
この位相比較回路10に出力電圧は電圧制御発振器40の制
御電圧として加えられている。電圧制御発振器40は、加
えられる制御電圧に応じて発振周波数が変化する発振器
であり、この電圧制御発振器40の出力が出力信号として
出力端子200に送出される。
御電圧として加えられている。電圧制御発振器40は、加
えられる制御電圧に応じて発振周波数が変化する発振器
であり、この電圧制御発振器40の出力が出力信号として
出力端子200に送出される。
このような従来の位相同期発振器において、電圧制御発
振器40の出力周波数が入力信号の周波数より低下する
と、位相比較回路10に加えられる出力信号の位相は入力
信号位相に比して遅れることになる。このため、位相比
較回路10は出力信号位相の遅れ量に比例してより高い制
御電圧を発生し、電圧制御発振器40に与える。この結
果、電圧制御発振器40の出力周波数は上昇する。同様
に、出力周波数が入力信号より高くなった場合は、入力
信号に対する出力信号の位相が進み、この結果、位相比
較回路10の出力電圧が低下し、電圧制御発振器40の発振
周波数は低下する。従って、電圧制御発振器40の出力周
波数は最終的に常に入力信号の周波数と等しくなり位相
同期した出力信号が得られる。
振器40の出力周波数が入力信号の周波数より低下する
と、位相比較回路10に加えられる出力信号の位相は入力
信号位相に比して遅れることになる。このため、位相比
較回路10は出力信号位相の遅れ量に比例してより高い制
御電圧を発生し、電圧制御発振器40に与える。この結
果、電圧制御発振器40の出力周波数は上昇する。同様
に、出力周波数が入力信号より高くなった場合は、入力
信号に対する出力信号の位相が進み、この結果、位相比
較回路10の出力電圧が低下し、電圧制御発振器40の発振
周波数は低下する。従って、電圧制御発振器40の出力周
波数は最終的に常に入力信号の周波数と等しくなり位相
同期した出力信号が得られる。
しかしながら、第３図に示した構成によるものにあって
は、使用する電圧制御発振器の個別特性等によって入力
信号と出力信号との位相関係を正確に定めることができ
ないという難点がある。
は、使用する電圧制御発振器の個別特性等によって入力
信号と出力信号との位相関係を正確に定めることができ
ないという難点がある。
すなわち、まず、上記の説明から明らかなように、従来
の位相同期発振器では、入力信号と出力信号の間に入力
信号周波数と電圧制御発振器40の自走発振周波数の差に
相当する定常位相差が発生している。
の位相同期発振器では、入力信号と出力信号の間に入力
信号周波数と電圧制御発振器40の自走発振周波数の差に
相当する定常位相差が発生している。
従って、上述した従来の位相同期発振器では、電圧制御
発振器40の自走発振周波数が入力信号周波数と異なる場
合は入出力信号間に両信号の周波数差に相当する定常位
相誤差が生じ、制御電圧を変化させて位相同期を確立す
るので電圧制御発振器40の自走発振周波数が変化すると
入出力信号間の位相も変化する。
発振器40の自走発振周波数が入力信号周波数と異なる場
合は入出力信号間に両信号の周波数差に相当する定常位
相誤差が生じ、制御電圧を変化させて位相同期を確立す
るので電圧制御発振器40の自走発振周波数が変化すると
入出力信号間の位相も変化する。
一方、一般に複数の、すなわち個々の電圧制御発振器の
自走周波数は各々異なり、制御電圧に対する出力周波数
の変化量も各々異なる。さらに、１つの電圧制御発振器
について見ても、その自走周波数は温度変動電源変動お
よび経時変化等により製造後にも変化する。
自走周波数は各々異なり、制御電圧に対する出力周波数
の変化量も各々異なる。さらに、１つの電圧制御発振器
について見ても、その自走周波数は温度変動電源変動お
よび経時変化等により製造後にも変化する。
この結果、従来の位相同期発振器では、入力信号と出力
信号の位相関係を厳密に定めることができないという欠
点を有していた。
信号の位相関係を厳密に定めることができないという欠
点を有していた。
本発明の目的は、簡単な構成により入力信号と出力信号
の位相を電圧制御発振器の個別特性等によらず一定に保
つ位相同期発振器を提供することにある。
の位相を電圧制御発振器の個別特性等によらず一定に保
つ位相同期発振器を提供することにある。
本発明の位相同期発振器は、 制御電圧に応じて発振周波数が変化する電圧制御発振器
と、 入力信号と前記電圧制御発振器の出力信号の位相を比較
し、両信号の位相差に比例した電圧を発生する第１の位
相比較回路と、 入力信号を1/2周期分移相する移相回路と、 この移相回路の出力信号と前記電圧制御発振器の出力信
号の位相を比較し、両信号の位相差に比例した電圧を発
生する第２の位相比較回路と、 前記第１の位相比較回路の出力電圧と第２の位相比較回
路の出力電圧を加算する電圧加算回路と、 この電圧加算回路の出力信号に含まれる高周波成分を抑
圧し、前記電圧制御発振器に制御電圧を与える低域ろ波
器とを有することを特徴としている。
と、 入力信号と前記電圧制御発振器の出力信号の位相を比較
し、両信号の位相差に比例した電圧を発生する第１の位
相比較回路と、 入力信号を1/2周期分移相する移相回路と、 この移相回路の出力信号と前記電圧制御発振器の出力信
号の位相を比較し、両信号の位相差に比例した電圧を発
生する第２の位相比較回路と、 前記第１の位相比較回路の出力電圧と第２の位相比較回
路の出力電圧を加算する電圧加算回路と、 この電圧加算回路の出力信号に含まれる高周波成分を抑
圧し、前記電圧制御発振器に制御電圧を与える低域ろ波
器とを有することを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の位相同期発振器の構成を示
すブロック図であり、また、第２図はその位相同期発振
器の位相比較特性の説明に供する説明図であって、具体
的には第２図（ａ），（ｂ）及び（ｃ）は位相同期発振
器内における第１及び第２の２つの位相比較回路の位相
比較特性及びこれら両者を合成した位相比較特性を示し
ている。
すブロック図であり、また、第２図はその位相同期発振
器の位相比較特性の説明に供する説明図であって、具体
的には第２図（ａ），（ｂ）及び（ｃ）は位相同期発振
器内における第１及び第２の２つの位相比較回路の位相
比較特性及びこれら両者を合成した位相比較特性を示し
ている。
なお、第１図の位相同期発振器の各構成部分のうち、第
３図に示した従来の位相同期発振器と同一符号を付した
ものは同等の機能を有している。
３図に示した従来の位相同期発振器と同一符号を付した
ものは同等の機能を有している。
第１図に示すように、本発明に従う位相同期発振器は、
位相比較回路10と電圧制御発振器40の他、移相回路50、
位相比較回路11、電圧加算回路20及び低域ろ波器30を備
えている。
位相比較回路10と電圧制御発振器40の他、移相回路50、
位相比較回路11、電圧加算回路20及び低域ろ波器30を備
えている。
入力信号が供給される入力端子100には、位相比較回路1
0の一方の入力端が接続されると共に、移相回路50が接
続されており、また移相回路50には位相比較回路11の一
方の入力端が接続されている。各位相比較回路10,11の
他方の入力端には、電圧制御発振器40から出力端子200
へ与えられる出力信号がそれぞれ供給されるようになっ
ており、また、各位相比較回路10,11の出力が電圧加算
器20に与えられるようになっている。そして、この電圧
加算回路20と電圧制御発振器40との間に低域ろ波器が挿
入されている。
0の一方の入力端が接続されると共に、移相回路50が接
続されており、また移相回路50には位相比較回路11の一
方の入力端が接続されている。各位相比較回路10,11の
他方の入力端には、電圧制御発振器40から出力端子200
へ与えられる出力信号がそれぞれ供給されるようになっ
ており、また、各位相比較回路10,11の出力が電圧加算
器20に与えられるようになっている。そして、この電圧
加算回路20と電圧制御発振器40との間に低域ろ波器が挿
入されている。
位相比較回路10は、第１の位相比較回路であり、入力端
子100より与えられる入力信号と出力端子200に出力され
る出力信号、すなわち電圧制御発振器40の出力信号の位
相を比較し、両者の位相差に応じて第２図（ａ）の特性
に従って電圧を発生する。
子100より与えられる入力信号と出力端子200に出力され
る出力信号、すなわち電圧制御発振器40の出力信号の位
相を比較し、両者の位相差に応じて第２図（ａ）の特性
に従って電圧を発生する。
移相回路50は、入力端子100に与えられた信号を1/2周期
分、即ち、πラジアンだけ移相する機能を有し、特に入
力信号のデューティ比が50％であればこれは簡単なイン
バータ回路により実現される。
分、即ち、πラジアンだけ移相する機能を有し、特に入
力信号のデューティ比が50％であればこれは簡単なイン
バータ回路により実現される。
位相比較回路11は、第２の位相比較回路であって、これ
は前記の移相回路50の出力信号と出力端子200に出力さ
れる信号、すなわち電圧制御発振器40の出力信号の位相
を比較し、両者の位相差に応じて、第２図（ｂ）に示す
位相比較特性に従った電圧を発生する。
は前記の移相回路50の出力信号と出力端子200に出力さ
れる信号、すなわち電圧制御発振器40の出力信号の位相
を比較し、両者の位相差に応じて、第２図（ｂ）に示す
位相比較特性に従った電圧を発生する。
電圧加算回路20は、前述の第１の位相比較回路10の出力
電圧と第２の位相比較回路11の出力電圧を加算する。こ
の結果、この電圧加算回路20の出力は入力信号と出力信
号の位相差に応じて第２図（ｃ）に示す如き特性に従っ
て電圧を発生する。
電圧と第２の位相比較回路11の出力電圧を加算する。こ
の結果、この電圧加算回路20の出力は入力信号と出力信
号の位相差に応じて第２図（ｃ）に示す如き特性に従っ
て電圧を発生する。
ここに、第２図（ｃ）に示す特性は、第２図（ａ）及び
第２図（ｂ）の両者を合成したものとなっており、電圧
加算回路20はこれに従って電圧を発生する。
第２図（ｂ）の両者を合成したものとなっており、電圧
加算回路20はこれに従って電圧を発生する。
低域ろ波器30は、電圧加算回路20の出力信号に含まれる
不要な高周波成分を抑圧する。電圧制御発振器40は、低
域ろ波器からの制御電圧がΔＶだけ変化した場合に、そ
の出力周波数がΔｆだけ変化するものとする。
不要な高周波成分を抑圧する。電圧制御発振器40は、低
域ろ波器からの制御電圧がΔＶだけ変化した場合に、そ
の出力周波数がΔｆだけ変化するものとする。
このように、第１図の位相同期発振器は、制御電圧に応
じて発振周波数が変化する電圧制御発振器40と、入力信
号と電圧制御発振器40の出力信号の位相を比較し、両信
号の位相差に比例した電圧を発生する第１の位相比較回
路10と、入力信号を1/2周期分だけ移相する移相回路50
と、この移相回路50の出力信号と電圧制御発振器40の出
力信号の位相を比較し、両信号の位相差に比例した電圧
を発生する第２の位相比較回路11と、第１の位相比較回
路10の出力電圧と第２の位相比較回路11の出力電圧を加
算する電圧加算回路20と、この電圧加算回路20の出力信
号に含まれる不要な高周波成分を抑圧し、電圧制御発振
器40に制御電圧を与える低域ろ波器30を有している。
じて発振周波数が変化する電圧制御発振器40と、入力信
号と電圧制御発振器40の出力信号の位相を比較し、両信
号の位相差に比例した電圧を発生する第１の位相比較回
路10と、入力信号を1/2周期分だけ移相する移相回路50
と、この移相回路50の出力信号と電圧制御発振器40の出
力信号の位相を比較し、両信号の位相差に比例した電圧
を発生する第２の位相比較回路11と、第１の位相比較回
路10の出力電圧と第２の位相比較回路11の出力電圧を加
算する電圧加算回路20と、この電圧加算回路20の出力信
号に含まれる不要な高周波成分を抑圧し、電圧制御発振
器40に制御電圧を与える低域ろ波器30を有している。
以上の構成を有する位相同期発振器では、既述した如
く、入出力信号の位相差に対する制御電圧特性が第２図
（ｃ）に示すように２つの変曲点P1，P2を有するＳ字状
となる。
く、入出力信号の位相差に対する制御電圧特性が第２図
（ｃ）に示すように２つの変曲点P1，P2を有するＳ字状
となる。
いま、電圧制御発振器40の出力周波数が入力周波数に比
しΔｆだけ低い場合を考える。この時、電圧制御発振器
40の出力周波数と入力周波数と等しくするためには制御
電圧をΔＶだけ高める必要がある。
しΔｆだけ低い場合を考える。この時、電圧制御発振器
40の出力周波数と入力周波数と等しくするためには制御
電圧をΔＶだけ高める必要がある。
しかして、本発明に従う位相同期発振器では、制御電圧
特性が第２図（ｃ）に示したような特性を呈するものと
なっているので、従来のものと異なり、入力信号に対す
る出力信号の位相がわずかでも遅れれば、制御電圧はP1
以上となる。ここで、ΔＶとP1間に、 P1＞ΔＶ …（１） なる関係が成立するよう、２つの位相比較回路10,11お
よび電圧加算回路20を構成すれば、Δｆの周波数低下に
対して同期に要する制御電圧（ΔＶ）以上の制御電圧、
すなわちP1（P1＞ΔＶ）なる電圧が電圧制御発振器40に
加えられる。
特性が第２図（ｃ）に示したような特性を呈するものと
なっているので、従来のものと異なり、入力信号に対す
る出力信号の位相がわずかでも遅れれば、制御電圧はP1
以上となる。ここで、ΔＶとP1間に、 P1＞ΔＶ …（１） なる関係が成立するよう、２つの位相比較回路10,11お
よび電圧加算回路20を構成すれば、Δｆの周波数低下に
対して同期に要する制御電圧（ΔＶ）以上の制御電圧、
すなわちP1（P1＞ΔＶ）なる電圧が電圧制御発振器40に
加えられる。
この結果、電圧制御発振器40の出力周波数は入力周波数
以上となり、出力信号位相は入力信号に対して進むこと
になる。このようにして出力信号の位相がわずかでも入
力信号よりも進み位相となると、前述と同様にして、今
度は制御電圧はP2以下となり、電圧制御発振器40の出力
周波数を低下させ、出力信号位相を遅らせる。この結
果、出力信号位相が入力信号に比して遅れれば、再び前
述と同様にして電圧加算回路20からP1なる電圧が出力さ
れる。このように、この位相同期発振器では、電圧加算
回路20からP1またはP2の２つの電圧が交互に出力される
ことになる。
以上となり、出力信号位相は入力信号に対して進むこと
になる。このようにして出力信号の位相がわずかでも入
力信号よりも進み位相となると、前述と同様にして、今
度は制御電圧はP2以下となり、電圧制御発振器40の出力
周波数を低下させ、出力信号位相を遅らせる。この結
果、出力信号位相が入力信号に比して遅れれば、再び前
述と同様にして電圧加算回路20からP1なる電圧が出力さ
れる。このように、この位相同期発振器では、電圧加算
回路20からP1またはP2の２つの電圧が交互に出力される
ことになる。
ここで、P1およびP2を電圧制御発振器40の安定度によっ
て生じる周波数変動を補正するのに必要な制御電圧以上
とすれば、上記の説明から明らかのように、出力信号の
位相は常に入力信号位相と等しくなり、定常位相誤差を
生じない。なお、前述のように電圧加算回路20の出力電
圧は通常P1またはP2のいずれかであるが、電圧制御発振
器40に対しては低域ろ波器30を介して加えられるため平
滑化されており、これにより不要なジッタ等は十分抑圧
することができる。
て生じる周波数変動を補正するのに必要な制御電圧以上
とすれば、上記の説明から明らかのように、出力信号の
位相は常に入力信号位相と等しくなり、定常位相誤差を
生じない。なお、前述のように電圧加算回路20の出力電
圧は通常P1またはP2のいずれかであるが、電圧制御発振
器40に対しては低域ろ波器30を介して加えられるため平
滑化されており、これにより不要なジッタ等は十分抑圧
することができる。
以上説明したように本発明によれば等価的に位相比較範
囲の中心部付近のループゲインを無限大とする構成とす
ることにより、実用上入出力信号間の定常位相誤差が発
生しない。従って本発明の位相同期発振器では入力信号
に対する出力信号の位相を正確に定めることができる効
果がある。さらに本発明によれば、温度変動、電源変
動、経時変化等に対しても出力信号位相が変化しない位
相同期発振器が実現できる。
囲の中心部付近のループゲインを無限大とする構成とす
ることにより、実用上入出力信号間の定常位相誤差が発
生しない。従って本発明の位相同期発振器では入力信号
に対する出力信号の位相を正確に定めることができる効
果がある。さらに本発明によれば、温度変動、電源変
動、経時変化等に対しても出力信号位相が変化しない位
相同期発振器が実現できる。
第１図は本発明の一実施例の位相同期発振器の構成を示
すブロック図、 第２図は第１図の位相同期発振器内の２つの位相比較回
路の位相比較特性及び両者を合成した位相比較特性を示
す特性図、 第３図は従来の位相同期発振器の構成を示すブロック
図、 第４図は第１図中の位相比較回路の位相比較特性図であ
る。 10,11…位相比較回路 20…電圧加算回路 30…低域ろ波器 40…電圧制御発振器 50…移相回路 100…入力端子 200…出力端子
すブロック図、 第２図は第１図の位相同期発振器内の２つの位相比較回
路の位相比較特性及び両者を合成した位相比較特性を示
す特性図、 第３図は従来の位相同期発振器の構成を示すブロック
図、 第４図は第１図中の位相比較回路の位相比較特性図であ
る。 10,11…位相比較回路 20…電圧加算回路 30…低域ろ波器 40…電圧制御発振器 50…移相回路 100…入力端子 200…出力端子
Claims (1)
- 【請求項１】制御電圧に応じて発振周波数が変化する電
圧制御発振器と、 入力信号と前記電圧制御発振器の出力信号の位相を比較
し、両信号の位相差に比例した電圧を発生する第１の位
相比較回路と、 入力信号を1/2周期分移相する移相回路と、 この移相回路の出力信号と前記電圧制御発振器の出力信
号の位相を比較し、両信号の位相差に比例した電圧を発
生する第２の位相比較回路と、 前記第１の位相比較回路の出力電圧と第２の位相比較回
路の出力電圧を加算する電圧加算回路と、 この電圧加算回路の出力信号に含まれる高周波成分を抑
圧し、前記電圧制御発振器に制御電圧を与える低域ろ波
器とを有することを特徴とする位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322935A JPH0748659B2 (ja) | 1987-12-22 | 1987-12-22 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322935A JPH0748659B2 (ja) | 1987-12-22 | 1987-12-22 | 位相同期発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01165226A JPH01165226A (ja) | 1989-06-29 |
| JPH0748659B2 true JPH0748659B2 (ja) | 1995-05-24 |
Family
ID=18149274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62322935A Expired - Lifetime JPH0748659B2 (ja) | 1987-12-22 | 1987-12-22 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748659B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997007594A1 (fr) * | 1995-08-14 | 1997-02-27 | Hitachi, Ltd. | Circuit de verrouillage de phase et dispositif de reproduction d'image |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165436A (ja) * | 1986-01-17 | 1987-07-22 | Nec Corp | 位相比較器 |
-
1987
- 1987-12-22 JP JP62322935A patent/JPH0748659B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01165226A (ja) | 1989-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993200B2 (ja) | 位相同期ループ | |
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US7126429B2 (en) | Digital phase locked loop with selectable normal or fast-locking capability | |
| US5789947A (en) | Phase comparator | |
| EP0283275B1 (en) | Phase comparator circuit | |
| EP0800276B1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
| CA2125443C (en) | Digitally controlled fractional frequency synthesizer | |
| US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
| JP2001285059A (ja) | リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法 | |
| EP3895319B1 (en) | Phase-locked loop (pll) with direct feedforward circuit | |
| EP1618461B1 (en) | Deskew system in a clock distribution network using a pll and a dll | |
| US7317778B2 (en) | Phase-locked loop control circuit | |
| JPH0748659B2 (ja) | 位相同期発振器 | |
| KR20010090750A (ko) | 위상 비교기 및 상기 위상 비교기를 구비한 위상 동기루프 회로, 및 위상 비교 방법 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| CN114499503B (zh) | 一种无中断切换的锁相环电路及电路板组件 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0528830Y2 (ja) | ||
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS645769B2 (ja) |