JPH07503100A - プリント回路の製造方法及びプリント回路 - Google Patents
プリント回路の製造方法及びプリント回路Info
- Publication number
- JPH07503100A JPH07503100A JP5508159A JP50815993A JPH07503100A JP H07503100 A JPH07503100 A JP H07503100A JP 5508159 A JP5508159 A JP 5508159A JP 50815993 A JP50815993 A JP 50815993A JP H07503100 A JPH07503100 A JP H07503100A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- contact surface
- adhesive layer
- conductive
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/033—Punching metal foil, e.g. solder foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
- Y10T156/1043—Subsequent to assembly
- Y10T156/1044—Subsequent to assembly of parallel stacked sheets only
- Y10T156/1046—Bending of one lamina only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
- Y10T156/109—Embedding of laminae within face of additional laminae
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
- Y10T156/1092—All laminae planar and face to face
- Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Combinations Of Printed Boards (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
技術の分野
本発明は、請求の範囲第1項の上位概念に記載の多層の、即ち少なくとも2層の
プリント回路の製造方法に関する。更に、本発明の対象は、請求の範囲第7項の
上位概念に記載の少なくとも2層のプリント回路に関する。
スルーコンタクティングより互いに接続された2つ以上の導体面を有する多層プ
リント回路は、電子工業においては広範囲に使用される。少な(とも3つの面を
有するプリント回路は、マルイチレイヤーと称される。
技術の水準
多層プリント回路の個々の導体面間の導電接続を行うためには、先に穿孔した又
は打抜いた孔の電気化学的金属化(スルーコンタクティング)方法が公知である
。この種のスルーコンタクティングは、一般にエポキシ樹脂/ガラスラミネート
においてのみ適用され、かつ技術的に著しく費用がかかり、従って高価である両
面に銅クラツドされた基材からなる2層プリント回路の場合には、両面の導体路
の導電接続を導電性ペーストを予め穿孔した孔に圧入することにより行うことが
公知である。引き続き、導電性ペーストを高温を作用させて硬化させる。この方
法は、接触の信頼性が悪いという欠点を有する。
ドイツ連邦共和国特許出願公開第1540249号明細書、ヨーロッパ特許第0
137279号明細書及びフランス国特許第1,464,288号明細書から、
それぞれ、基板上に、先にエツチング処理した導体パターンを有する基板層から
なる別の、比較的薄いプリント配線板層を積層する方法が公知である。個々の面
の接触ないし接続面の導電接続ははんだ付けにより行われ、この際接触は部品リ
ード線の領域でのみ行われる。このことにより、該方法の実地の適用性は著しく
制限される。
類似した方法が、米国特許第3.052,823号明細書から公知であり、この
場合には、積層された第2の又は別のプリント配線板層が、それぞれその下にあ
る導体面の接触面への接近を行うために、孔を有する。接触は、上記孔の領域の
はんだ付けにより行われ、この場合には並列したコンタクないし接続箇所は直接
、即ちリード線を補助を必要とせずに接続することができる。この方法は、手動
はんだ付けにおいてのみ十分な信頼性をもって作業されるので、工業的には採用
できなかった。
ドイツ連邦共和国特許出願公告第1923199号明細書から、絶縁層によって
互いに分離された少なくとも2つの導体面を有する回路板を製造する方法が公知
であり、該方法では、導体面を、絶縁層内の孔により例えばはんだ錫を被覆した
接触スポットを用いて点状に接続する。接触は、選択した圧力で接触面にプレス
することにより行われ、この場合、外側の層が内側の層にプレスされかつ内側の
層と接続される。類似した方法が、米国特許第4.319,708号明細書から
も公知である。この方法は、著しく費用がかかりかつ高い搭載密度をもった多層
プリント配線板の製造を行うことはできない。
最後に、ドイツ連邦共和国特許出願公開第3152603号明細書(ヨーロッパ
特許公開第0067231号明細書)から、本願発明が出発点とした方法が公知
である。該方法では、第1の導体面及び接触面を有する基板にまず、接触面を解
放する絶縁層を施す。この絶縁層に、接着剤層を介して銅フィルムをクラッドす
る、この際接着剤層及び銅フィルムは、第1の導体面の接触面が存在する箇所に
孔を有する。引き続き、導電性フィルムからエッチング二より接続面を有する第
2の導体面を製造する、その際接触面は接着剤一層内の孔を包囲するはんだイー
ヤとして形成される。はんだイーヤと接触面との接触は、銀導電性ペースト又は
はんだ錫のような導電性材料を施すことにより行う。
この方法では、第1の導体面の接触面は第2の導体面のはんだイーヤから接着剤
層の厚さだけによって分離される。それにもかかわらず、接触面とはんだイーヤ
との自動はんだ付け、例えばウェーブはんだ槽での接続は十分には保証されない
。これに類似した方法は、ドイツ連邦共和国特許出願公開第2716545号明
細書にも記載されている。
課題
従って、本発明の課題は、請求の範囲第1項の上位概念に記載の方法及び請求の
範囲第7項の上位概念に記載の少なくとも2層のプリント回路を更に改良して、
第1の導体面の接触面と第2の導体面の対応する接続面との導電接続を簡単かつ
確実に行うことができるようにすることである。
発明の構成
前記課題は、請求の範囲第1項の特徴部分に記載の当該方法及び請求の範囲第7
項に記載の少なくとも2層のプリント回路により解決される。
まず、少なくとも片面に第1の導体面を備えた基板に接着剤層を被覆した導電性
フィルムを50〜150バール、特に80〜120バールの圧力及び80℃以上
の温度で積層する。プレスは有利には多段プレスで行う。この際、ラミネートは
最低5分間140℃を越える温度を有するべきである。このプレス条件で、基材
は軟化するので、第1の導体面の接触面は少なくとも部分的に、即ちその面の部
分領域で、接着剤が被覆された導電性フィルムの孔を貫通して導電性フィルムの
表面に方向に湾曲せしめ、られる。この第1の導体面の接触面の突起ないしは隆
起湾曲は、穿孔したフィルムが孔を有する箇所でのみ行われる。それというのも
、これらの箇所ではプレスの際に背圧が存在しないか又は少な(とも小さいから
である。
第1の導体面を備えた基板は、自体公知方法で例えばエツチング(サブストラク
チブ法)で銅クラツドしたラミネート(基材)から製造することができる。しか
しながら、従来の技術水準から公知の別の方法、例えばアディッチブ技術又は同
種の技術を使用することもできる。
基板としては、樹脂を含浸させた紙層からなるラミネート、特に、例えばFa、
)fuels Troisdorf AGがら商品名”Trolitax”’
DN 834’として市販されているフェノール樹脂紙ラミネー1− (FR
−2)を使用するのが有利である。該樹脂は、接着剤を施した穿孔した導電性フ
ィルムを積層する際にプレス条件下で、少なくとも、第1の導電面の接触面の例
えば銅材料の、積層された導電性フィルムの孔を貫通する、導電性フィルムの表
面もしくは第2の導電面の接続面の方向への所望の突起ないしは隆起湾曲が可能
になる程度に軟化すべきである。
接着剤層を有する穿孔した導電性フィルムは、本発明の有利な1実施態様によれ
ば、直接、即ち付加的な層を介さずに、第1の導電面を有する基板にクラッドす
る。この場合、接着剤は第1と第2の導電面の間の唯一の絶縁(絶縁層)を形成
する。
本発明の有利な1実施態様によれば、接着剤として熱軟化性アクリレート系接着
剤を使用する。有利には、接着剤層は、20〜150μm1特に35〜60μm
の厚さを有する。驚異的にも、第1の導体面と第2の導体面との間の絶縁抵抗は
接着剤層の極めて薄い厚さにもかかわらず導体路の交差点でも完全に十分である
ことが判明した。接着剤は有利には50〜70℃のガラス転移温度を有する。
接着剤層を有する導電性フィルムは、例えば打抜きにより、後で第1の面の導体
の接触面と、−第2の面の導体の接続面との間の接触、すなわち導電接続を行う
べき箇所に孔を設する。鎖孔は、有利には第1の導体面の相応する接触面積より
も小さい、この場合孔の面積は、投影図で見て、積層物の積層後にそれぞれ完全
に対応する接触面の面積の内部に位置する。
接着剤を被覆した導電性フィルムの打抜き後に、該フィルムを第1の導体面を備
えた基板に、例えば周辺領域内での唯一の接着点により、固定する。引き続き、
穿孔した導電性フィルムを基板と積層する。穿孔した積層物と基板との積層は、
有利には基板の樹脂のガラス転移温度T、よりも高い温度で、特に140〜18
0℃の温度で行う。これにより達成される、クラッドされた接着剤を被覆した導
電性フィルムの孔内への第1の導体面の接触面の湾曲は、第1の導体面の接触面
と第2の導体面の接続面との後からの導電接続に決定的に好ましく作用するので
、この接続は、特に自動はんだ付けにより、例えばウェーブないしは噴出はんだ
槽内で、高い信頼性をもって行うことができる。プレス後に、接触面の表面(そ
の最高の隆起)から導電性フィルムの表面平面までの距離は導電性フィルムの厚
さよりも小さくなる、有利には導電性フィルムの厚さの半分より小さく、特に1
0μmより小さくなる。
積層後に、例えば自体公知方法で、導電性フィルムから、導電性フィルムの接続
面を有する上方導体パターンのみがそのまま残る′ように、上方導体面をエツチ
ングする。導電性フィルムが孔を有する箇所に、クラッドされた積層物の孔が少
な(とも接触しかつ有利には完全に包囲し、ひいてはそれぞれ1つのはんだイー
ヤを形成する上方導体面の接続面が存在する。はんだイーヤ孔及び接着剤層の孔
を通して、その下にある第1の導体面の接触面を見ることができる。
有利には、多層のプリント回路は、エツチング後に自体公知方法ではんだストッ
プラッカーを施し、穿孔ないし打抜き、装着し、かつ引き続き自動的にはんだ付
けする。この際、はんだストップラッカーは、第2の導体面に、第2の導体面の
接続面からそれぞれ1つの、はんだでぬらしすことのできる面が排除されるよう
に施す。これらのはんだストップラッカーを有しない面は、例えば、接着剤層内
の孔を通して見ることができる、第1の導体面の接触面の部分を包囲するはんだ
イーヤの形を有する。これにより接触面と接続面の特に確実な接続が達成される
、というのも液状のはんだが均一に両者の面(接触面及び接続面)に分配される
からである。
はんだの際に、第1の導体面の接触面を、クラッドされた接着剤被覆された導電
性フィルムが孔を有する全ての箇所で、第2の導体面の対応する接続面と導電接
続される。場合により、第1の導体面の接続面と第2の導体面の対応する接続面
との導電接続は、また導電性ペースト、例えば銀ペーストを塗布しかつ硬化させ
ることにより行うことができる。しかしながら、はんだ付けによる接続が廉価で
あり、したがって有利である。
基板に、接着剤層を有しかつ穿孔した導電性フィルムを積層する際に少量の接着
剤が導電性フィルムの孔内に浸透し、それにより第1の導体面の接触面を部分的
に覆うことを完全に排除することはできないので、本発明の有利な1実施態様に
よれば、上方導体面の接続面ないしははんだイーヤの内部の基板を貫通する孔を
設することを提案する。従って、これらの例えば0.7mmの直径を有する孔は
、上方の(第2の)導体面の接続面ないしははんだイーヤ、第1の導体面の接触
面並びに基板を完全に貫通する。ウェーブもしくは噴出はんだ槽内ではんだ付け
する場合には、少な(とも部分的にはんだの高い温度で気化する接着剤残渣は前
記の排気孔を経て向かい合ったプリント配線板表面に導出することができる。こ
れによりはんだ接続の信頼性を更に向上させることができる。
本発明の方法は、驚異的に簡単かつ廉価な方式で第1の導体面と、該導体面から
接着剤層によって分離された第2の導体面とを有する多層のプリント回路の製造
を可能にし、この際第1の導体面は接触面(パッド)をかつ第2の導体面は該接
触面に対応する接続面(はんだイーヤ)を有し、かつ接触面とそれに対応する接
続面は互いに導電接続することができる。接着剤層が、接触面を対応する接続面
と互いに導電接続することができる位置に孔を有し、鎖孔を貫通して第1の導体
面の接触面が少なくとも部分的に第2の導体面の接続面の表面の方向に湾曲せし
められ、かつ接触面の表面がそれぞれ、接続面の厚さよりも小さい、第2の導体
面の接続面の表面までの距離を有しているので、また自動的はんだ付けにより導
電接続が特に高い信頼性をもって達成される。
絶縁層の孔が第1の導体面の対応する接触面よりも小さくかつ孔の面積が、投影
図で見て、それぞれ完全に対応する接触面の面積の内部にあるのが、特に有利で
ある。
この明細書中に第1と第2の導体面に関して言及する限り、この言及は、別の導
体面を相応する形式で施すことができることも包含する。更に、両面に銅クラツ
ドした基材から出発し、そうして1つの導電性フィルムを有する片面被覆により
総計3層の回路、又はそれぞれ1つの導電性フィルムを両面に施すことにより・
4層のプリント回路を得ることが可能である。
本発明を実施するための最良の方法
本発明の以下に記載する実施例では、まず、35μmの銅層を有する市販の片面
に銅クラツドした基材から出発する。この基材(ラミネート)は、Fa、1Iu
elsTroisdorf AGから商品名”TrolitaxRDN 803
4”で市販されている。該ラミネートは、フェノール−硬質紙をベースとする基
板2と、接着剤層3と、銅フィルム4とからなる。自体公知方法で、該ラミネー
トからエツチングにより導体路5及び接触面(パッド)6を有する(第1の)導
体面7を備えたプリント配線板を製造する(第1図)。
第2図から、接触面6はほぼ円形又は卵形であることが明らかである。これらの
接触面6の正確な形は重要でない。それというのも、接着剤を被覆しかつ穿孔し
た銅フイルム9内の形のみがはんだ付は可能な接触面6の後での形を決定するか
らである。
接着剤層を有する穿孔した導電性フィルムを製造するには、35μmの厚さの銅
フィルム11に40μmの厚さの接着剤層10を施す。接着剤としては、B状態
で硬化(開始)する市販のアクリレート系接着−剤を使用する。この場合、60
°Cのガラス(転移)温度T0に調整する。接着剤層10を形成する接着剤は、
後でのラミネート1内の十分な層結合を達成するために十分な接着力が維持され
るだけ架橋することが重要である。他面では、接着剤は、プレスの際に銅フィル
ム11の孔】2内への接着剤の侵入を抑制するために十分な高さの粘度を有する
べきである。
引き続き、接着剤層10を備えた銅フィルム11(導電性フィルム)に打抜き工
具で、第1の導体面7の接触面6と第2の導体面19の接続面16との間の接触
部17が設けられる全ての箇所に接着剤被覆フィルム9を貫通する孔12が打抜
かれるように穿孔する。
鎖孔12は、特に第5図から明らかなような、円形を有する。
穿孔したフィルム9(第3図)を、引き続き、正確に合わせて、エツチングした
プリント配線板に載せ、唯一の接着点により固定しかつ多段プレスで100ノく
一ルの圧力でプレスする。この際、プレスは約160℃の温度に加熱する。エツ
チングしたプリント配線板8及び打抜いたフィルム9から形成されたラミネート
13を、プレスの際に熱伝導により160℃に約20分間加熱する。引き続き、
圧力を保持して更に30分間以内冷却する。
プレス工程中に接着剤層10並びにエツチングしたプリント配線板8の基板2は
軟化する。フィルム9が孔12を有する箇所では、プレス圧はかからないか又は
少なくとも小さいので、孔12の下にある、第1の導体面7の接触面6の部分は
、孔12を貫通して上向きに第2の導体面19の方向に湾曲せしめられる。この
効果は第6図に明確に示されている。この孔12を貫通する部分的隆起湾曲によ
り、接着剤層10の接着剤の孔12内への侵入が十分に阻止される。同時に、接
触面6の(隆起湾曲した)表面と、隣接した接続面16の表面とは、接続面16
の厚さより小さい間隔まで近づくにで、孔による後での接触が簡単になる。プレ
スする際に、接着剤層10の接着剤は、第1の導体面7の導体路5と接触面6と
の間の空隙に分配され、。
その際導体路5と銅フィルム11との間の絶縁層23は維持される。この実施例
で選択した、40μmの接着剤層10の厚さは、35μmの第1の導体面7の使
用導体厚さで、約15〜20μmの残留絶縁厚さを保証する。このことは十分な
絶縁をもたらす。
接着剤層10の使用接着剤及び基板2の樹脂の硬度ないしは粘度に基づき、第1
の導体面7の導体路5もプレスの際に完全に又は部分的に基板2の表面内に押し
込まれるので、残留する絶縁層23の厚さはほぼ接着剤層10の初期の厚さに相
当する(図面には示されていない)。
積層に引き続き、上方の銅フィルム(導電性フィルム11)を自体公知方法で第
2の導体面19を除いてエツチング除去する、それにより銅フィルム(導電性フ
ィルム11)から専ら導体路15及び接続面16だけが後に残る(第7図)。
引き続き、エツチングしたラミネート14に従来の方法ではんだストップラッカ
ー20を施す。この場合、上方の接続面16は、孔12を通して見ることのでき
る接触面6の部分を包囲するはんだイーヤの形を包含するように制限する。
はんだストノブラカ−20を施した後に、多層のプリント回路1に自体公知方法
で穿孔しく孔22)、装着しく第8図、第9図)、引き続きウェーブはんだ槽で
はんだ付けする。この場合、一方では部品リード線21が第2の導体面19の上
方の導体路15とはんだ錫18により接続される。リード線21は、また、接着
剤層10が相応する箇所で予め除去されているか又はフィルム9内のより大きな
孔により切欠かれている限り、第1の導体面の相応するはんだイーヤと接続する
こともできる(図示せず)。
第9図には、はんだ18による接続面18とその下にある接触面6との間の接触
部17が示されている。
場合により、接続面16、接触面6並びに基板2を貫通する排気孔6により、は
んだ接続の信頼性の向上を達成することができる。
はんだ接触の信頼性のためには、接触面6の表面ができるかぎり少ない接着剤残
渣を有し、かつ接触面の表面ができるかぎり深く接着剤被覆された穿孔した銅フ
ィルム9の孔12に押し込まれ、ひいては接続面16とほぼ同じ表面レベルにあ
ることが重要である。はんだ17でぬねらすことのできる、接続面6及び接続面
16の面の選択により、表面張力効果1こより(よんだ錫18を均一に分配され
ることが達成される。
上方の導体面19の被覆及び接触を行ったと同じ方法で、基板2の背面に1つ又
は2つの付加的導体面を設けることができる。
図面の簡単な説明
次に、本発明を実施例並びに図面につき詳細に説明する。この場合、
第1図は、第1の導体面を有する基板の断面図、第2図は、第1図の基板の平面
図、
第3図は、接着剤層を有する穿孔した導電性フィルムの断面図、
第4図は、基板とその上に固定した穿孔した導電性フィルムの断面図、
第5図は、第4図の基板の平面図、
第6図は、積層後のプリント配線板の断面図、第7図は、上方の導電性フィルム
のエツチング後の導体面の断面図、
第8図は、はんだストップラッカーを施した後のプリント配線基板の断面図、
第9図は、装着しかつ穿孔した2層のプリント回路の断面図であり、
これらの図面は、縮尺どおりには示めされていない2 Flg、4
国際調査報告
国際調査報告
国際調査報告
フロントページの続き
(72)発明者 ケプニック、シークフリートドイツ連邦共和国 W−D−52
10トロイスドルフ ランゲマルツクシュトラーセ14アー
(72)発明者 ウッゴヴイッツアー、ヴエルナーオーストリア国 A−917
0フェルラッハドライレルヒエンヴエーク 16
Claims (1)
- 【特許請求の範囲】 1.第1の導体面(7)及び接触面(パッド6)を有する基板(2)に、接着剤 層(10)を備えた導電性フィルム(11)を80℃よりも高い温度でクラッド する、その際前記接着剤層(10)及導電性フィルム(11)は、第1の導体面 (7)の接触面(パッド6)に対応する孔(12)を有する、引き続き、導電性 フィルム(11)から接続面(はんだイーヤ16)を有する第2の導体面(19 )を製造する、その際第2の導体面(19)の接続面(はんだイーヤ16)は接 着剤層(10)の孔(12)と境を接している、 その後、第1の導体面(7)の接触面(パッド6)と、第2の導体面(10)の 対応する接触面(はんだイーヤ16)とを接着剤層(10)の孔(12)を貫通 させてはんだ付け又は導電性ペーストを塗布することにより導電接続する ことにより、基板(2)と、接触面(パッド6)を有する第1の導体面(7)と 、接触面(はんだイーヤ16)を有する第2の導体面(19)とを有する少なく とも2層のプリント回路(1)を製造する方法において、 接着剤層(10)を備えた、穿孔した導電性フィルム(11)と、第1の導体面 (7)を有する基板(2)とを50〜150バールの圧力で積層し、その際、第 1の率体面(7)の接触面(6)を、少なくとも部分的に、接着剤層(10)及 び導電性フィルム(11)の孔(12)を貫通して導電性フィルム(10)の表 面に方向に湾曲させ、それにより、導電性フィルム(11)から接触面(16) を有する第2の導体面(19)を製造した後に、接触面(6)の表面がそれぞれ 、接触面(16)の厚さよりも小さい、第2の導体面(19)の接触面(16) の表面までの距離を有するようにすることを特徴とする、少なくとも2層のプリ ント回路の製造方法。 2.接着剤層(10)が、ガラス転移温度TG50〜70℃及び厚さ20〜15 0μm、有利には35〜60μmを有する熱軟化性アクリレート系接着剤からな る、請求の範囲第1項記載の方法。 3.第1の導体面(7)の接触面(パッド6)と、第2の導体面(19)の対応 する接触面(はんだイーヤ16)とをウエーブはんだ構内での自動はんだ付けに より接続する、請求の範囲第1項又は第2項記載の方法。 4.両者の導体面(7,19)の接触面(はんだ用ランド16)及び接触面(6 )によるはんだ付け前に、基板(2)を貫通する孔(22)を穿孔又は打抜く、 請求の範囲第3項記載の方法。 5.基板(2)として、樹脂を含浸させた紙層からなるラミネートを使用する、 請求の範囲第1項から第4項までのいずれか1項記載の方法。 6.接着剤層(10)を備えた、穿孔した導電性フィルム(11)と、第1の導 体面(7)を有する基板(2)とを80〜120バールの圧力を作用させて14 0℃よりも高い温度でクラッドする、請求の範囲第5項記載の方法。 7.第1の導体面(7)と、該導体面から接着剤層(10)により分離された第 2の導体面(19)とを有する、少なくとも2層のプリント回路(1)であって 、 前記第1の導体面(7)が接触面(パッド6)、及び第2の導体面がそれに対応 する接触面(はんだイーヤ16)を有し、かつ 前記接触面(6)と、対応する接触面(16)とが互いに導電接続することがで き、 前記接着剤層(10)が、前記接触面(6)と、対応する接触面(16)とを互 いに導電接続することができる箇所に孔(12)を有するものにおいて第1の導 体面(7)の接触面(6)が、少なくとも部分的に接着剤層(10)の孔(12 )を貫通して第2の導体面(19)の接触面(16)の表面に方向に湾曲してお り、かつ 接触面(6)の表面がそれぞれ、接触面(16)の厚さよりも小さい、第2の導 体面(19)の接触面(16)の表面までの距離を有するようにすることを特徴 とする、少なくとも2層のプリント配線回路。 8.導電性フィルム(11)と、該フィルムに直に施された接着剤層(10)と を有する、請求の範囲第1項から第6項までのいずれか1項記載の方法で使用す るための接着剤を被覆した銅フィルムにおいて、アクリレートベースの接着剤層 (10)が50〜70℃のガラス転移温度TGを有することを特徴とする、銅フ ィルム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4135839.2 | 1991-10-31 | ||
| DE4135839A DE4135839A1 (de) | 1991-10-31 | 1991-10-31 | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung |
| PCT/EP1992/002507 WO1993009655A1 (de) | 1991-10-31 | 1992-11-01 | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07503100A true JPH07503100A (ja) | 1995-03-30 |
Family
ID=6443776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5508159A Pending JPH07503100A (ja) | 1991-10-31 | 1992-11-01 | プリント回路の製造方法及びプリント回路 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5560795A (ja) |
| EP (1) | EP0610360B1 (ja) |
| JP (1) | JPH07503100A (ja) |
| KR (1) | KR940703126A (ja) |
| CN (1) | CN1072557A (ja) |
| DE (2) | DE4135839A1 (ja) |
| DK (1) | DK0610360T3 (ja) |
| ES (1) | ES2080522T3 (ja) |
| MY (1) | MY110786A (ja) |
| TW (1) | TW310520B (ja) |
| WO (1) | WO1993009655A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544676A (ja) * | 1999-05-10 | 2002-12-24 | ジェムプリュス | 絶縁層によって分離された2つの導電層の間で接触を実現する方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133534A (en) * | 1991-11-29 | 2000-10-17 | Hitachi Chemical Company, Ltd. | Wiring board for electrical tests with bumps having polymeric coating |
| US6568073B1 (en) * | 1991-11-29 | 2003-05-27 | Hitachi Chemical Company, Ltd. | Process for the fabrication of wiring board for electrical tests |
| CN1065408C (zh) * | 1995-07-25 | 2001-05-02 | 北京汇众实业总公司 | 电路板大电流导电用铜箔焊装方法 |
| JP3570495B2 (ja) * | 1999-01-29 | 2004-09-29 | セイコーエプソン株式会社 | インクジェット式記録ヘッド |
| US20030200725A1 (en) * | 2001-06-29 | 2003-10-30 | Aloisi Robert J. | Packaging material and products comprising indicia-former which changes from a first visual condition to a second visual condition and indicates a characteristic of the package contents |
| JP2003023248A (ja) * | 2001-07-05 | 2003-01-24 | Nitto Denko Corp | 多層フレキシブル配線回路基板およびその製造方法 |
| JP2003198113A (ja) * | 2001-12-28 | 2003-07-11 | Toshiba Corp | プリント配線板、プリント配線板を有する回路モジュールおよび回路モジュールを搭載した電子機器 |
| US7023084B2 (en) * | 2003-03-18 | 2006-04-04 | Sumitomo Metal (Smi) Electronics Devices Inc. | Plastic packaging with high heat dissipation and method for the same |
| US7446407B2 (en) * | 2005-08-31 | 2008-11-04 | Chipmos Technologies Inc. | Chip package structure |
| US9679602B2 (en) | 2006-06-14 | 2017-06-13 | Seagate Technology Llc | Disc drive circuitry swap |
| JP4881211B2 (ja) * | 2007-04-13 | 2012-02-22 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
| US9305590B2 (en) | 2007-10-16 | 2016-04-05 | Seagate Technology Llc | Prevent data storage device circuitry swap |
| CN101466205B (zh) | 2007-12-19 | 2010-06-16 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
| KR102042822B1 (ko) * | 2012-09-24 | 2019-11-08 | 한국전자통신연구원 | 전자회로 및 그 제조방법 |
| US10541403B2 (en) * | 2016-10-14 | 2020-01-21 | Tiveni Mergeco, Inc. | Cylindrical battery cell configured with insulation component, and battery module containing the same |
| CN113473698B (zh) * | 2021-07-15 | 2022-10-28 | 重庆御光新材料股份有限公司 | 一种可剥离线路板及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3388457A (en) * | 1966-05-31 | 1968-06-18 | Ibm | Interface resistance monitor |
| DE2246208A1 (de) * | 1971-09-22 | 1973-03-29 | Circuit Materials Division Dod | Verfahren zur herstellung von gedruckten schaltungen |
| DE2716545A1 (de) * | 1977-04-14 | 1978-10-19 | Siemens Ag | Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen |
| JPS5797970U (ja) * | 1980-12-08 | 1982-06-16 | ||
| JPS60137092A (ja) * | 1983-12-19 | 1985-07-20 | 株式会社東芝 | 回路基板の製造方法 |
| WO1987004315A1 (en) * | 1985-12-28 | 1987-07-16 | Nissha Printing Co., Ltd. | Transfer material for printed circuit board and printed circuit board prepared using said transfer material and process for preparation thereof |
| JPS63246890A (ja) * | 1987-04-02 | 1988-10-13 | 関西ペイント株式会社 | プリント回路の形成方法 |
-
1991
- 1991-10-31 DE DE4135839A patent/DE4135839A1/de not_active Withdrawn
-
1992
- 1992-10-24 MY MYPI92001927A patent/MY110786A/en unknown
- 1992-10-30 CN CN92112585A patent/CN1072557A/zh active Pending
- 1992-11-01 DK DK92922851.8T patent/DK0610360T3/da active
- 1992-11-01 US US08/232,166 patent/US5560795A/en not_active Expired - Fee Related
- 1992-11-01 ES ES92922851T patent/ES2080522T3/es not_active Expired - Lifetime
- 1992-11-01 KR KR1019940701426A patent/KR940703126A/ko not_active Withdrawn
- 1992-11-01 DE DE59204152T patent/DE59204152D1/de not_active Expired - Fee Related
- 1992-11-01 EP EP92922851A patent/EP0610360B1/de not_active Expired - Lifetime
- 1992-11-01 WO PCT/EP1992/002507 patent/WO1993009655A1/de not_active Ceased
- 1992-11-01 JP JP5508159A patent/JPH07503100A/ja active Pending
- 1992-12-30 TW TW081110500A patent/TW310520B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544676A (ja) * | 1999-05-10 | 2002-12-24 | ジェムプリュス | 絶縁層によって分離された2つの導電層の間で接触を実現する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0610360B1 (de) | 1995-10-25 |
| CN1072557A (zh) | 1993-05-26 |
| WO1993009655A1 (de) | 1993-05-13 |
| TW310520B (ja) | 1997-07-11 |
| DE4135839A1 (de) | 1993-05-06 |
| KR940703126A (ko) | 1994-09-17 |
| ES2080522T3 (es) | 1996-02-01 |
| MY110786A (en) | 1999-04-30 |
| EP0610360A1 (de) | 1994-08-17 |
| DE59204152D1 (de) | 1995-11-30 |
| DK0610360T3 (da) | 1996-02-05 |
| US5560795A (en) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07503100A (ja) | プリント回路の製造方法及びプリント回路 | |
| US5525181A (en) | Method of manufacturing a multilayer printed circuit board having first and second conducting patterns connected through an adhesive layer and laminate for the manufacture of such a printed circuit board | |
| US6040984A (en) | Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels | |
| WO2012009838A1 (zh) | 采用并置的导线制作单面电路板的方法 | |
| JP3654982B2 (ja) | 多層印刷配線板の製造方法 | |
| US6831235B1 (en) | Printed-circuit board, multilayer printed-circuit board and method of manufacture thereof | |
| JP3474894B2 (ja) | 印刷配線板およびその製造方法 | |
| JP2000138422A (ja) | 配線基板およびその製造方法 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JPH11112149A (ja) | 多層プリント配線板 | |
| JP3694708B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPH08264939A (ja) | 印刷配線板の製造方法 | |
| JP3329756B2 (ja) | 多層配線板およびその製造方法 | |
| JPH0786749A (ja) | 印刷配線板の製造方法 | |
| JP3933822B2 (ja) | プリント配線基板及びその製造方法 | |
| JPH07106756A (ja) | 印刷配線板の製造方法 | |
| JP2006100703A (ja) | リジッド−フレキシブル基板及びその製造方法 | |
| JP2720865B2 (ja) | 多層印刷配線板およびその製造方法 | |
| JP2002299826A (ja) | 多層プリント配線基板、半導体装置、及び、これらの製造方法 | |
| JP3549063B2 (ja) | 印刷配線板の製造方法 | |
| JP3943055B2 (ja) | 多層型配線板の製造方法 | |
| JP3329699B2 (ja) | 多層配線板およびその製造方法 | |
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 |