JPH0750711B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0750711B2 JPH0750711B2 JP2193293A JP2193293A JPH0750711B2 JP H0750711 B2 JPH0750711 B2 JP H0750711B2 JP 2193293 A JP2193293 A JP 2193293A JP 2193293 A JP2193293 A JP 2193293A JP H0750711 B2 JPH0750711 B2 JP H0750711B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- resin
- photoresist film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 239000007791 liquid phase Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 229920003986 novolac Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229920001971 elastomer Polymers 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- -1 fluoride ions Chemical class 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000012071 phase Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 30
- 239000004020 conductor Substances 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 239000007864 aqueous solution Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000009036 growth inhibition Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- XZXYQEHISUMZAT-UHFFFAOYSA-N 2-[(2-hydroxy-5-methylphenyl)methyl]-4-methylphenol Chemical compound CC1=CC=C(O)C(CC=2C(=CC=C(C)C=2)O)=C1 XZXYQEHISUMZAT-UHFFFAOYSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229940107816 ammonium iodide Drugs 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多層配線構造を形成する際に有用な完全平
坦化技術に関する。
に関し、特に多層配線構造を形成する際に有用な完全平
坦化技術に関する。
【０００２】
【従来の技術】一般的には平坦化技術には段差をなだら
かにする技術も含まれるが、単に段差をなだらかにする
だけでは断線は防止することができてもフォトリソグラ
フィにおけるフォーカスマージンの減少を避けることは
できない。そこで、微細化された多層配線構造を得るに
は完全平坦化技術が必要となる。完全平坦化についても
従来より様々な提案がなされてきたが、その代表例を以
下に説明する。
かにする技術も含まれるが、単に段差をなだらかにする
だけでは断線は防止することができてもフォトリソグラ
フィにおけるフォーカスマージンの減少を避けることは
できない。そこで、微細化された多層配線構造を得るに
は完全平坦化技術が必要となる。完全平坦化についても
従来より様々な提案がなされてきたが、その代表例を以
下に説明する。
【０００３】図５は、１９９０年電子情報通信学会秋季
全国大会予講集Ｐ５−１８６にて提案された半導体装置
の断面図である。これは、同図に示されるように、半導
体基板２１上に絶縁膜２２を介して配線層２３とダミー
配線層２３ａとを形成し、その上を第１の層間絶縁膜２
４ａで覆い、その凹部を塗付ガラス膜２５で埋め、さら
にその上に第２の層間絶縁膜２４ｂを形成したものであ
る。
全国大会予講集Ｐ５−１８６にて提案された半導体装置
の断面図である。これは、同図に示されるように、半導
体基板２１上に絶縁膜２２を介して配線層２３とダミー
配線層２３ａとを形成し、その上を第１の層間絶縁膜２
４ａで覆い、その凹部を塗付ガラス膜２５で埋め、さら
にその上に第２の層間絶縁膜２４ｂを形成したものであ
る。
【０００４】配線導体の存在しない領域上に絶縁膜を付
加して平坦性を向上させる手法が、1990 VMIC Conferen
ce pp.42-48 、特開昭５２−６１９８０号公報、特開昭
５１−４６０８５号公報等で提案されている。図６は、
その一例を示す工程断面図である。半導体基板２１上に
絶縁膜２２を介して配線層２３を形成し、その上を第１
の層間絶縁膜２４ｃで覆い、配線層の存在しない領域上
にできた第１の層間絶縁膜２４ｃの凹部に第１のフォト
レジスト膜２６を形成する［図６の（ａ）］。次に、全
面を覆う第２のフォトレジスト膜２７を形成し［図６の
（ｂ）］、続いてＲＩＥ（反応性イオンエッチング）法
等により全面的にエッチバックを行う。ここでフォトレ
ジストと層間絶縁膜とのエッチング選択比を１：１に設
定して第１の層間絶縁膜２４ｃの表面を平坦化し、必要
に応じてこの上に第２の層間絶縁膜２４ｄを形成する
［図６の（ｃ）］。
加して平坦性を向上させる手法が、1990 VMIC Conferen
ce pp.42-48 、特開昭５２−６１９８０号公報、特開昭
５１−４６０８５号公報等で提案されている。図６は、
その一例を示す工程断面図である。半導体基板２１上に
絶縁膜２２を介して配線層２３を形成し、その上を第１
の層間絶縁膜２４ｃで覆い、配線層の存在しない領域上
にできた第１の層間絶縁膜２４ｃの凹部に第１のフォト
レジスト膜２６を形成する［図６の（ａ）］。次に、全
面を覆う第２のフォトレジスト膜２７を形成し［図６の
（ｂ）］、続いてＲＩＥ（反応性イオンエッチング）法
等により全面的にエッチバックを行う。ここでフォトレ
ジストと層間絶縁膜とのエッチング選択比を１：１に設
定して第１の層間絶縁膜２４ｃの表面を平坦化し、必要
に応じてこの上に第２の層間絶縁膜２４ｄを形成する
［図６の（ｃ）］。
【０００５】図７は、特開昭６２−８５４３号公報にお
いて提案された平坦化技術を説明するための工程断面図
である。本従来例を作製するには、まず半導体基板２１
上に絶縁膜２２を形成しその上にＡｌ膜、および酸化膜
の成長を阻止する膜となるＭｇＯ膜を成長させ、Ａｌ膜
およびＭｇＯ膜をパターニングして配線層２３および成
長阻止層２８を形成する［図７の（ａ）］。次に、化学
気相成長法により全面にＰＳＧを成長させると配線層の
存在しない領域にのみＣＶＤ酸化膜２９が形成され、配
線による段差は解消される［図７の（ｂ）］。その後成
長阻止層２８を除去しその上にさらに酸化膜を成長させ
る。同種の平坦化技術には、成長阻止層にＡｕ膜等を用
いるものもある（特開昭６１−１９８７３２号公報）。
いて提案された平坦化技術を説明するための工程断面図
である。本従来例を作製するには、まず半導体基板２１
上に絶縁膜２２を形成しその上にＡｌ膜、および酸化膜
の成長を阻止する膜となるＭｇＯ膜を成長させ、Ａｌ膜
およびＭｇＯ膜をパターニングして配線層２３および成
長阻止層２８を形成する［図７の（ａ）］。次に、化学
気相成長法により全面にＰＳＧを成長させると配線層の
存在しない領域にのみＣＶＤ酸化膜２９が形成され、配
線による段差は解消される［図７の（ｂ）］。その後成
長阻止層２８を除去しその上にさらに酸化膜を成長させ
る。同種の平坦化技術には、成長阻止層にＡｕ膜等を用
いるものもある（特開昭６１−１９８７３２号公報）。
【０００６】
【発明が解決しようとする課題】上述した従来の多層配
線平坦化技術では、図５に示したダミー配線を形成する
場合、配線に付加的な容量が付き半導体集積回路の動作
速度が低下するという欠点があり、また塗付ガラス膜の
形成工程が付加されるという工程上の煩雑さもあった。
線平坦化技術では、図５に示したダミー配線を形成する
場合、配線に付加的な容量が付き半導体集積回路の動作
速度が低下するという欠点があり、また塗付ガラス膜の
形成工程が付加されるという工程上の煩雑さもあった。
【０００７】図６に示した配線形成領域以外にフォトレ
ジスト膜を形成する手法の場合、フォトリソグラフィ工
程が１回増加して製造工程が煩雑になり、さらにフォト
レジストと層間絶縁膜とのＲＩＥエッチング選択比を
１：１にしなければならないため、プロセス条件の設定
が困難になるという問題点もあった。
ジスト膜を形成する手法の場合、フォトリソグラフィ工
程が１回増加して製造工程が煩雑になり、さらにフォト
レジストと層間絶縁膜とのＲＩＥエッチング選択比を
１：１にしなければならないため、プロセス条件の設定
が困難になるという問題点もあった。
【０００８】さらに図７に示した従来例では、成長阻止
層の形成工程と除去工程とが必要となり、またＡｕ膜を
成長阻止層とする場合にはＡｕ膜とＡｌ膜との間にＷ膜
のような拡散阻止層を介在させる必要があるため、製造
工程が複雑になる。また化学気相成長法による酸化膜を
成長阻止層上に安定的に全く成長させないようにするこ
とは製造装置に過大な精度を要求することとなる。
層の形成工程と除去工程とが必要となり、またＡｕ膜を
成長阻止層とする場合にはＡｕ膜とＡｌ膜との間にＷ膜
のような拡散阻止層を介在させる必要があるため、製造
工程が複雑になる。また化学気相成長法による酸化膜を
成長阻止層上に安定的に全く成長させないようにするこ
とは製造装置に過大な精度を要求することとなる。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子が形成された半導体基板（１１）
上にメッキの給電層となる金属層（１３）をウェハ上全
面に形成する工程と、配線形成予定部を除く領域にフォ
トレジスト膜（１４）を形成する工程と、前記フォトレ
ジスト膜の形成されていない領域に該フォトレジスト膜
の高さより高くない配線層（１５）を電解メッキ法にて
形成する工程と、全面に樹脂を塗付しこれを硬化させて
樹脂膜（１６）を形成する工程と、少なくとも前記フォ
トレジスト膜の表面が露出するまで前記樹脂膜をエッチ
バックする工程と、前記フォトレジスト膜（１４）を除
去する工程と、前記樹脂膜をマスクとして前記金属層
（１３）を選択的に除去する工程と、液相成長法により
酸化珪素を成長させて前記配線層間を酸化珪素（１７）
で埋め込む工程と、を含むものである。
造方法は、半導体素子が形成された半導体基板（１１）
上にメッキの給電層となる金属層（１３）をウェハ上全
面に形成する工程と、配線形成予定部を除く領域にフォ
トレジスト膜（１４）を形成する工程と、前記フォトレ
ジスト膜の形成されていない領域に該フォトレジスト膜
の高さより高くない配線層（１５）を電解メッキ法にて
形成する工程と、全面に樹脂を塗付しこれを硬化させて
樹脂膜（１６）を形成する工程と、少なくとも前記フォ
トレジスト膜の表面が露出するまで前記樹脂膜をエッチ
バックする工程と、前記フォトレジスト膜（１４）を除
去する工程と、前記樹脂膜をマスクとして前記金属層
（１３）を選択的に除去する工程と、液相成長法により
酸化珪素を成長させて前記配線層間を酸化珪素（１７）
で埋め込む工程と、を含むものである。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１、図２は、本発明の第１の実施例を説
明するための工程断面図である。内部に半導体素子が形
成された半導体基板１１上に二酸化珪素からなる絶縁膜
１２を形成し、その上に、スパッタ法にてＴｉＷ膜とＡ
ｕ膜とを堆積して、電解メッキのための給電金属層１３
を形成する。次に、フォトリソグラフィ技法により、配
線導体を形成すべき領域上に開口を有する第１のフォト
レジスト膜１４を形成し、これをマスクに電解メッキを
行い膜厚約０．６μｍの配線導体１５を形成する［図１
の（ａ）］。ここで、第１のフォトレジスト膜の膜厚
は、配線導体の膜厚より１〜２μｍ厚く設定されてい
る。また、第１のフォトレジスト膜の材料としてはノボ
ラック樹脂をベースとしたポジタイプレジストが適して
いる。なお、フォトレジスト膜をマスクとして電解メッ
キを行って配線層を形成する技術については特開昭５７
−１９８６４８号公報により公知である。
て説明する。図１、図２は、本発明の第１の実施例を説
明するための工程断面図である。内部に半導体素子が形
成された半導体基板１１上に二酸化珪素からなる絶縁膜
１２を形成し、その上に、スパッタ法にてＴｉＷ膜とＡ
ｕ膜とを堆積して、電解メッキのための給電金属層１３
を形成する。次に、フォトリソグラフィ技法により、配
線導体を形成すべき領域上に開口を有する第１のフォト
レジスト膜１４を形成し、これをマスクに電解メッキを
行い膜厚約０．６μｍの配線導体１５を形成する［図１
の（ａ）］。ここで、第１のフォトレジスト膜の膜厚
は、配線導体の膜厚より１〜２μｍ厚く設定されてい
る。また、第１のフォトレジスト膜の材料としてはノボ
ラック樹脂をベースとしたポジタイプレジストが適して
いる。なお、フォトレジスト膜をマスクとして電解メッ
キを行って配線層を形成する技術については特開昭５７
−１９８６４８号公報により公知である。
【００１１】次に、第１のフォトレジスト膜１４を残存
させたまま新たにフォトレジストを全面に塗付しこれを
硬化させて第２のフォトレジスト膜１６を形成する［図
１の（ｂ）］。ここで第２のフォトレジスト膜の膜厚
は、第１のフォトレジスト膜１４の膜厚が２．０μｍで
配線導体１５の膜厚が０．６μｍである場合、３〜４μ
ｍ程度に設定するとよい。また第２のフォトレジスト膜
の材料としては環化ゴム系のネガタイプフォトレジスト
が適している。この材料を用いた場合、塗付後全面露光
により架橋反応を進める。
させたまま新たにフォトレジストを全面に塗付しこれを
硬化させて第２のフォトレジスト膜１６を形成する［図
１の（ｂ）］。ここで第２のフォトレジスト膜の膜厚
は、第１のフォトレジスト膜１４の膜厚が２．０μｍで
配線導体１５の膜厚が０．６μｍである場合、３〜４μ
ｍ程度に設定するとよい。また第２のフォトレジスト膜
の材料としては環化ゴム系のネガタイプフォトレジスト
が適している。この材料を用いた場合、塗付後全面露光
により架橋反応を進める。
【００１２】次に、ＣＦ4 あるいはＣＨＦ3 とＯ2 ガス
を用いたＲＩＥにより、第１のフォトレジスト膜１４の
表面が露出するまで全面にわたってエッチバックを行
い、第２のフォトレジスト膜１６が配線導体１５上にの
みに存在するようにする［図１の（ｃ）］。
を用いたＲＩＥにより、第１のフォトレジスト膜１４の
表面が露出するまで全面にわたってエッチバックを行
い、第２のフォトレジスト膜１６が配線導体１５上にの
みに存在するようにする［図１の（ｃ）］。
【００１３】次に、キシレンを主な成分とする環化ゴム
系ネガレジスト用現像液による処理を行って、第１のフ
ォトレジスト膜１４のみを溶解・除去する。続いて、第
２のフォトレジスト膜１６をマスクにエッチングを行
い、露出している給電金属層１３を除去する［図２の
（ａ）］。給電金属層がＡｕとＴｉＷの２層構造である
場合、エッチングはＡｒによるイオンミリングとＣＦ4
またはＢＣｌ3 を用いたＲＩＥ法により行われる。
系ネガレジスト用現像液による処理を行って、第１のフ
ォトレジスト膜１４のみを溶解・除去する。続いて、第
２のフォトレジスト膜１６をマスクにエッチングを行
い、露出している給電金属層１３を除去する［図２の
（ａ）］。給電金属層がＡｕとＴｉＷの２層構造である
場合、エッチングはＡｒによるイオンミリングとＣＦ4
またはＢＣｌ3 を用いたＲＩＥ法により行われる。
【００１４】次に、液相成長（Liquid Phase Depositio
n ）法により二酸化珪素を選択的に成長させて配線導体
間をＬＰＤ酸化膜１７によって埋める［図２の
（ｂ）］。ここでＬＰＤ酸化膜１７の膜厚は給電金属層
１３の膜厚と配線導体１５の膜厚との総和程度に設定さ
れている。液相成長法による二酸化珪素の堆積は、珪弗
化水素酸（Ｈ2 ＳｉＦ6 ）に二酸化珪素（ＳｉＯ2 ）粒
子を溶解して得た二酸化珪素の飽和水溶液、あるいはこ
れに弗化水素と反応して弗化物イオンを生成する物質を
添加して得た二酸化珪素の過飽和水溶液を用いて行われ
る。この成長法では酸化膜はフォトレジスト膜上には堆
積されない。
n ）法により二酸化珪素を選択的に成長させて配線導体
間をＬＰＤ酸化膜１７によって埋める［図２の
（ｂ）］。ここでＬＰＤ酸化膜１７の膜厚は給電金属層
１３の膜厚と配線導体１５の膜厚との総和程度に設定さ
れている。液相成長法による二酸化珪素の堆積は、珪弗
化水素酸（Ｈ2 ＳｉＦ6 ）に二酸化珪素（ＳｉＯ2 ）粒
子を溶解して得た二酸化珪素の飽和水溶液、あるいはこ
れに弗化水素と反応して弗化物イオンを生成する物質を
添加して得た二酸化珪素の過飽和水溶液を用いて行われ
る。この成長法では酸化膜はフォトレジスト膜上には堆
積されない。
【００１５】次に、第２のフォトレジスト膜１６をプラ
ズマアッシングにより除去し、続いてプラズマＣＶＤ法
により全面に二酸化珪素を堆積して層間絶縁膜となるＣ
ＶＤ酸化膜１８を形成する［図２の（ｃ）］。このと
き、下地はＬＰＤ酸化膜１７により配線段差が緩和され
ているため、ＣＶＤ酸化膜１８の膜厚を１．０〜２．０
μｍと厚く設定することができる。
ズマアッシングにより除去し、続いてプラズマＣＶＤ法
により全面に二酸化珪素を堆積して層間絶縁膜となるＣ
ＶＤ酸化膜１８を形成する［図２の（ｃ）］。このと
き、下地はＬＰＤ酸化膜１７により配線段差が緩和され
ているため、ＣＶＤ酸化膜１８の膜厚を１．０〜２．０
μｍと厚く設定することができる。
【００１６】ここで前述の液相成長法についての補足説
明を行う。この手法は特開平３−１７５６３５号公報等
により公知である。珪弗化水素酸に二酸化珪素を溶解さ
せて得た飽和水溶液は以下の平衡状態にある。 Ｈ2 ＳｉＦ6 ＋２Ｈ2 Ｏ ⇔ ＳｉＯ2 ＋６ＨＦ …… この水溶液に、弗化水素酸と反応して弗化物イオンを生
成する、Ｈ3 ＢＯ3 、ＮＨ4 ＯＨ、Ｈ3 ＰＯ4 等を添加
すると、以下の反応が起こり二酸化珪素の過飽和水溶液
が生成される。 Ｈ3 ＢＯ3 ＋４ＨＦ → （ＢＦ4 ）- ＋Ｈ3 Ｏ+ ＋２Ｈ2 Ｏ …… 液相成長法による二酸化珪素の形成は室温にて行う。飽
和状態での液相成長の成長速度は、１時間に約２００Å
であり、この場合緻密な酸化膜を得ることができる。ま
た弗化水素酸と反応して弗化物イオンを生成する添加物
を用いて過飽和状態を形成した場合には成長速度は上昇
する。液相成長法による二酸化珪素の成長がフォトレジ
スト膜上では行われないという現象は、NEC RESEARCH＆
DEVELOPMENT Vol.32 No.3 July 1991 により公知であ
る。選択性の原理については十分に解明されているとは
言えない。
明を行う。この手法は特開平３−１７５６３５号公報等
により公知である。珪弗化水素酸に二酸化珪素を溶解さ
せて得た飽和水溶液は以下の平衡状態にある。 Ｈ2 ＳｉＦ6 ＋２Ｈ2 Ｏ ⇔ ＳｉＯ2 ＋６ＨＦ …… この水溶液に、弗化水素酸と反応して弗化物イオンを生
成する、Ｈ3 ＢＯ3 、ＮＨ4 ＯＨ、Ｈ3 ＰＯ4 等を添加
すると、以下の反応が起こり二酸化珪素の過飽和水溶液
が生成される。 Ｈ3 ＢＯ3 ＋４ＨＦ → （ＢＦ4 ）- ＋Ｈ3 Ｏ+ ＋２Ｈ2 Ｏ …… 液相成長法による二酸化珪素の形成は室温にて行う。飽
和状態での液相成長の成長速度は、１時間に約２００Å
であり、この場合緻密な酸化膜を得ることができる。ま
た弗化水素酸と反応して弗化物イオンを生成する添加物
を用いて過飽和状態を形成した場合には成長速度は上昇
する。液相成長法による二酸化珪素の成長がフォトレジ
スト膜上では行われないという現象は、NEC RESEARCH＆
DEVELOPMENT Vol.32 No.3 July 1991 により公知であ
る。選択性の原理については十分に解明されているとは
言えない。
【００１７】図３、図４は、本発明の第２の実施例を説
明するための工程断面図である。半導体基板１１上に絶
縁膜１２を介して給電金属層１３を全面に形成し、フォ
トリソグラフィ技法により選択的に第１のフォトレジス
ト膜１４を形成し、これをマスクに電解メッキを行って
配線導体１５を形成する［図３の（ａ）］。第１のフォ
トレジスト膜には、ノボラック樹脂をベースとしたポジ
タイプレジストを用いる。
明するための工程断面図である。半導体基板１１上に絶
縁膜１２を介して給電金属層１３を全面に形成し、フォ
トリソグラフィ技法により選択的に第１のフォトレジス
ト膜１４を形成し、これをマスクに電解メッキを行って
配線導体１５を形成する［図３の（ａ）］。第１のフォ
トレジスト膜には、ノボラック樹脂をベースとしたポジ
タイプレジストを用いる。
【００１８】次に、第１のフォトレジスト膜１４を軽く
プラズマアッシングして配線導体１５と第１のフォトレ
ジスト膜１４との間に間隙を形成する。ここで必要に応
じて配線導体１５の上面および側面をエッチングして間
隙を広げておいてもよい。配線導体がＡｕである場合、
王水、ヨウ素／ヨウ化アンモン水溶液等でエッチングを
行う。また間隙は０．２〜０．５μｍ程度に設定する。
次に、環化ゴム系のネガタイプフォトレジストを塗付し
これを硬化させて第２のフォトレジスト膜１６を形成す
る。第２のフォトレジスト膜は、配線導体１５と第１の
フォトレジスト膜１４との間に入り込んでその間隙を完
全に埋めている［図３の（ｂ）］。
プラズマアッシングして配線導体１５と第１のフォトレ
ジスト膜１４との間に間隙を形成する。ここで必要に応
じて配線導体１５の上面および側面をエッチングして間
隙を広げておいてもよい。配線導体がＡｕである場合、
王水、ヨウ素／ヨウ化アンモン水溶液等でエッチングを
行う。また間隙は０．２〜０．５μｍ程度に設定する。
次に、環化ゴム系のネガタイプフォトレジストを塗付し
これを硬化させて第２のフォトレジスト膜１６を形成す
る。第２のフォトレジスト膜は、配線導体１５と第１の
フォトレジスト膜１４との間に入り込んでその間隙を完
全に埋めている［図３の（ｂ）］。
【００１９】次に、全面に渡ってエッチバックを行い第
１のフォトレジスト膜１４の表面を露出させ［図３の
（ｃ）］、続いて第１のフォトレジスト膜１４のみを選
択的に除去する［図４の（ａ）］。次に、先の実施例の
場合と同様に液相成長法によりフォトレジストを除去し
た個所に選択的にＬＰＤ酸化膜１７を成長させる［図４
の（ｂ）］。次に、第２のフォトレジスト膜１６をプラ
ズマアッシングにより除去し、ポリイミド樹脂を塗付し
て塗付絶縁膜１９を形成する［図４の（ｃ）］。ここで
配線導体１５とＬＰＤ酸化膜１７との間はポリイミド樹
脂によって埋め込まれる。この実施例では、配線導体の
側面をもフォトレジストで被覆した状態で酸化膜の液相
成長を行うことができるため、酸化膜成長は絶縁膜１２
上からのみ進行し極めて平坦性のよい層間絶縁膜を形成
することができる。
１のフォトレジスト膜１４の表面を露出させ［図３の
（ｃ）］、続いて第１のフォトレジスト膜１４のみを選
択的に除去する［図４の（ａ）］。次に、先の実施例の
場合と同様に液相成長法によりフォトレジストを除去し
た個所に選択的にＬＰＤ酸化膜１７を成長させる［図４
の（ｂ）］。次に、第２のフォトレジスト膜１６をプラ
ズマアッシングにより除去し、ポリイミド樹脂を塗付し
て塗付絶縁膜１９を形成する［図４の（ｃ）］。ここで
配線導体１５とＬＰＤ酸化膜１７との間はポリイミド樹
脂によって埋め込まれる。この実施例では、配線導体の
側面をもフォトレジストで被覆した状態で酸化膜の液相
成長を行うことができるため、酸化膜成長は絶縁膜１２
上からのみ進行し極めて平坦性のよい層間絶縁膜を形成
することができる。
【００２０】以上の実施例では、第１のフォトレジスト
膜としてノボラック樹脂系ポジタイプフォトレジスト
を、第２のフォトレジスト膜として環化ゴム系ネガタイ
プフォトレジストを用いていたが、これらフォトレジス
トは互いに溶解性が異なっていれば他のもので代替しう
る。例えば、第１のフォトレジスト膜としてノボラック
樹脂をベースとしたポジタイプフォトレジストを、第２
のフォトレジスト膜としてノボラック樹脂をベースとし
た化学増幅型ネガタイプフォトレジストを採用し酸素プ
ラズマに曝すことによりネガタイプフォトレジストがメ
チルエチルケトンに溶解しにくくなることを利用するこ
ともできる。さらに第２のフォトレジスト膜は、露光に
よるパターニングを行わない膜であるから、フォトレジ
スト以外の材料例えば熱硬化型樹脂によって代替しう
る。
膜としてノボラック樹脂系ポジタイプフォトレジスト
を、第２のフォトレジスト膜として環化ゴム系ネガタイ
プフォトレジストを用いていたが、これらフォトレジス
トは互いに溶解性が異なっていれば他のもので代替しう
る。例えば、第１のフォトレジスト膜としてノボラック
樹脂をベースとしたポジタイプフォトレジストを、第２
のフォトレジスト膜としてノボラック樹脂をベースとし
た化学増幅型ネガタイプフォトレジストを採用し酸素プ
ラズマに曝すことによりネガタイプフォトレジストがメ
チルエチルケトンに溶解しにくくなることを利用するこ
ともできる。さらに第２のフォトレジスト膜は、露光に
よるパターニングを行わない膜であるから、フォトレジ
スト以外の材料例えば熱硬化型樹脂によって代替しう
る。
【００２１】
【発明の効果】以上説明したように、本発明は、配線導
体をフォトレジストをマスクに電解メッキにより形成し
このフォトレジストとは溶解性の異なる樹脂膜を配線導
体上に残存させて配線導体間に選択的に液相成長酸化膜
を形成するものであるので、以下の効果を享受すること
ができる。 製造工程数を増加させることなく、また配線間容量
を増加させることなく完全平坦層間絶縁膜を形成でき
る。 ＣＶＤ酸化膜成長やＲＩＥに過大な精度を要求する
ことなく完全平坦層間絶縁膜を形成できる。 その結果、多層配線製造時に問題となったフォーカ
スマージンの減少や配線の段切れ等を解決して、信頼性
の高い多層配線構造の半導体装置を低コストで提供する
ことが可能になる。
体をフォトレジストをマスクに電解メッキにより形成し
このフォトレジストとは溶解性の異なる樹脂膜を配線導
体上に残存させて配線導体間に選択的に液相成長酸化膜
を形成するものであるので、以下の効果を享受すること
ができる。 製造工程数を増加させることなく、また配線間容量
を増加させることなく完全平坦層間絶縁膜を形成でき
る。 ＣＶＤ酸化膜成長やＲＩＥに過大な精度を要求する
ことなく完全平坦層間絶縁膜を形成できる。 その結果、多層配線製造時に問題となったフォーカ
スマージンの減少や配線の段切れ等を解決して、信頼性
の高い多層配線構造の半導体装置を低コストで提供する
ことが可能になる。
【図１】 本発明の第１の実施例を説明するための工程
断面図の一部。
断面図の一部。
【図２】 本発明の第１の実施例を説明するための工程
断面図の一部。
断面図の一部。
【図３】 本発明の第２の実施例を説明するための工程
断面図の一部。
断面図の一部。
【図４】 本発明の第２の実施例を説明するための工程
断面図の一部。
断面図の一部。
【図５】 第１の従来例を説明するための断面図。
【図６】 第２の従来例を説明するための工程断面図。
【図７】 第３の従来例を説明するための工程断面図。
１１ 半導体基板 １２ 絶縁膜 １３ 給電金属層 １４ 第１のフォトレジスト膜 １５ 配線導体 １６ 第２のフォトレジスト膜 １７ ＬＰＤ酸化膜 １８ ＣＶＤ酸化膜 １９ 塗付絶縁膜
Claims (6)
- 【請求項１】 半導体素子が形成された半導体基板上に
電解メッキの給電層となる金属層をウェハ上全面に形成
する工程と、配線形成予定部を除く領域にフォトレジス
ト膜を形成する工程と、前記フォトレジスト膜の形成さ
れていない領域に該フォトレジスト膜の高さより高くな
い配線層を電解メッキ法にて形成する工程と、全面に樹
脂を塗付しこれを硬化させて樹脂膜を形成する工程と、
少なくとも前記フォトレジスト膜の表面が露出するまで
前記樹脂膜をエッチバックする工程と、前記フォトレジ
スト膜を除去する工程と、前記樹脂膜をマスクとして前
記金属層を選択的に除去する工程と、液相成長法により
酸化珪素を成長させて前記配線層間を酸化珪素で埋め込
む工程と、を含む半導体装置の製造方法。 - 【請求項２】 前記配線層を形成した後、樹脂膜を形成
する前に前記フォトレジスト膜の表面の一部を除去する
工程が挿入されていることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記樹脂膜がフォトレジストによって形
成された膜であることを特徴とする請求項１または２記
載の半導体装置の製造方法。 - 【請求項４】 前記フォトレジスト膜がノボラック樹脂
をベースとしたポジタイプのフォトレジストによって形
成され、前記樹脂膜が環化ゴム系のネガタイプのフォト
レジストによって形成されていることを特徴とする請求
項１または２記載の半導体装置の製造方法。 - 【請求項５】 前記フォトレジスト膜がノボラック樹脂
をベースとしたポジタイプのフォトレジストによって形
成され、前記樹脂膜がノボラック樹脂をベースとした化
学増幅型ネガタイプフォトレジストによって形成されて
いることを特徴とする請求項１または２記載の半導体装
置の製造方法。 - 【請求項６】 前記液相成長法が、珪弗化水素酸に酸化
珪素粒子を溶解して得た溶液、もしくはこれに弗化水素
と反応して弗化物イオンを生成する物質を添加して得た
溶液を用いるものであることを特徴とする請求項１、
２、３、４または５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193293A JPH0750711B2 (ja) | 1993-01-14 | 1993-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193293A JPH0750711B2 (ja) | 1993-01-14 | 1993-01-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216128A JPH06216128A (ja) | 1994-08-05 |
| JPH0750711B2 true JPH0750711B2 (ja) | 1995-05-31 |
Family
ID=12068829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193293A Expired - Lifetime JPH0750711B2 (ja) | 1993-01-14 | 1993-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750711B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148563A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体装置の多層配線構造体の形成方法 |
| KR100746852B1 (ko) * | 2006-03-10 | 2007-08-10 | 주식회사 건일엔지니어링 | 강한 조류속에 대처할 수 있도록 된 오탁방지막 |
-
1993
- 1993-01-14 JP JP2193293A patent/JPH0750711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216128A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0084635B1 (en) | Method of forming a wide deep dielectric filled isolation trench in the surface of a silicon semiconductor substrate | |
| US4636281A (en) | Process for the autopositioning of a local field oxide with respect to an insulating trench | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPS5811512B2 (ja) | パタ−ン形成方法 | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| US5578531A (en) | Method for manufacturing semiconductor device | |
| JP3346475B2 (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| JPH0427702B2 (ja) | ||
| JPH04303942A (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH0750711B2 (ja) | 半導体装置の製造方法 | |
| CN115346912B (zh) | 浅沟槽隔离结构的制备方法 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| KR20000042394A (ko) | 상감 기법을 이용한 미세 금속 패턴 형성 방법 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPS6342412B2 (ja) | ||
| KR100306374B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| KR0155801B1 (ko) | 반도체 장치 다층배선 형성방법 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JPH10233452A (ja) | 金属プラグおよび金属配線の形成方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JP3245942B2 (ja) | ２層配線構造のマスクｒｏｍのプログラム方法 |