JPH075071U - プログラマブル抵抗負荷回路 - Google Patents

プログラマブル抵抗負荷回路

Info

Publication number
JPH075071U
JPH075071U JP3826293U JP3826293U JPH075071U JP H075071 U JPH075071 U JP H075071U JP 3826293 U JP3826293 U JP 3826293U JP 3826293 U JP3826293 U JP 3826293U JP H075071 U JPH075071 U JP H075071U
Authority
JP
Japan
Prior art keywords
programmable
converter
multiplier
vin
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3826293U
Other languages
English (en)
Other versions
JP2581118Y2 (ja
Inventor
正和 安東
純一 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP3826293U priority Critical patent/JP2581118Y2/ja
Publication of JPH075071U publication Critical patent/JPH075071U/ja
Application granted granted Critical
Publication of JP2581118Y2 publication Critical patent/JP2581118Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＩＣテスタのＤＵＴの抵抗負荷として、各信
号にそれぞれ外付け負荷抵抗を半田で取り付ける方法が
あるが、抵抗値変更には大きな工数がかかる。そこで、
プログラマブルな抵抗負荷を実現することが本考案の目
的である。 【構成】 ＤＵＴの出力Ｖｉｎを乗算器とＶ／Ｉ変換器
に入力し、乗算器のもう一方の入力には、Ｄ／Ａ変換器
を通してプログラマブルな電圧Ｙを接続し、乗算器の出
力をＶ／Ｉ変換器に接続することで、プログラマブルな
抵抗負荷を実現する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、ＩＣテスタのＤＵＴの負荷として、プログラマブル抵抗を提供す るプログラマブル抵抗負荷回路に関するものである。
【０００２】
【従来の技術】
従来の抵抗負荷の提供は、図２（ａ）のように、各信号にそれぞれ外付け負荷 抵抗を半田で取り付ける方法があるが、プログラマブルでなく、抵抗値変更には 大きな工数がかかる。また、プログラマブルな方法として、図２（ｂ）のように 、電流源負荷があるが、負荷が定電流であり、抵抗負荷とは動作が異なる。
【０００３】
【考案が解決しようとする課題】
ＤＵＴの出力電圧に比例した電流を、ＤＵＴ出力に印加することで、抵抗負荷 と等価な負荷となる。本考案の課題は、プログラマブルな抵抗負荷を実現するこ とである。
【０００４】
【課題を解決するための手段】
ＤＵＴの出力Ｖｉｎを乗算器１とＶ／Ｉ変換器３に入力し、乗算器のもう一方 の入力には、Ｄ／Ａ変換器２を通してプログラマブルな電圧Ｙを接続し、乗算器 の出力をＶ／Ｉ変換器に接続することで、プログラマブルな抵抗負荷を実現する 。
【０００５】
【作用】
上記の接続により Ｒｉｎ＝Ｅｒｅｆ・Ｒｅ／Ｙ が得られ、Ｒｅを固定抵抗 とすることで、ＲｉｎはプログラマブルなＹで制御できる。
【０００６】
【実施例】
（実施例１） 実施例を図１により説明する。まず、プログラマブルなＤ／Ａ変換器２の出力 を乗算器１の一方の入力Ｙに接続する。乗算器のもう一方の入力Ｘには、ＤＵＴ の出力Ｖｉｎを接続する。乗算器は、出力 Ｅｏｕｔ＝Ｖｘ・Ｖｙ／Ｅｒｅｆ を計算する。ここで、Ｅｒｅｆはディメンジョンを合わせる定数で、普通は１０ ボルトである。
【０００７】 Ｅｏｕｔは、Ｖ／Ｉ変換器３に入力し、その回路を図１（ｂ）とすると、 Ｉ＝Ｖｘ・Ｖｙ／Ｅｒｅｆ・Ｒｅ となる。ここで、Ｅｒｅｆ＝１０ボルト、Ｖｘ＝Ｖｉｎ、Ｖｙ＝Ｙであるので、 Ｉ＝Ｖｉｎ・Ｙ／１０Ｒｅ となる。
【０００８】 次に、図１（ａ）より、 Ｒｉｎ＝Ｖｉｎ／Ｉ Ｉ＝Ｖｉｎ・Ｙ／１０Ｒｅを代入して、 Ｒｉｎ＝Ｖｉｎ／（Ｖｉｎ・Ｙ／１０Ｒｅ）＝１０Ｒｅ／Ｙ となる。つまり、Ｒｅが固定抵抗であるので、Ｙをプログラマブルとする事でＲ ｉｎがプログラマブルとなる。
【０００９】 （実施例２） Ｖ／Ｉ変換器の別の一例として図３を示す。この場合、 Ｉ＝−Ｖ／Ｒ2 ＝−Ｘ・Ｙ／１０Ｒ2 Ｘ＝Ｖｉｎだから Ｉ＝−Ｖｉｎ・Ｙ／１０Ｒ2 となる。次に、図１（ａ）より、 Ｒｉｎ＝Ｖｉｎ／Ｉ Ｉを代入して、 Ｒｉｎ＝Ｖｉｎ／（−Ｖｉｎ・Ｙ／１０Ｒ2 ）＝−１０Ｒ2 ／Ｙ となり、Ｒ2 が固定抵抗であるので、Ｙをプログラマブルとすることで、Ｒｉｎ がプログラマブルとなる。
【００１０】
【考案の効果】
以上のように、乗算器とＶ／Ｉ変換器を使用することで、ＤＵＴの負荷抵抗Ｒ ｉｎをプログラマブルにすることができる。
【図面の簡単な説明】
【図１】実施例１の回路図である。
【図２】従来の回路図である。
【図３】実施例２のＶ／Ｉ変換器の回路図である。
【符号の説明】
１ 乗算器 ２ Ｄ／Ａ変換器 ３ Ｖ／Ｉ変換器

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項】 ＩＣテスタのＤＵＴ負荷をプログラマブル
    抵抗で提供する方法として、乗算器（１）と、Ｖ／Ｉ変
    換器（３）で構成し、乗算器にはＤＵＴ出力Ｖｉｎと、
    プログラマブル入力Ｙを入力し、乗算器の出力をＶ／Ｉ
    変換器の入力に接続し、Ｖ／Ｉ変換器の出力をＶｉｎに
    接続した、プログラマブル抵抗負荷回路。
JP3826293U 1993-06-18 1993-06-18 プログラマブル抵抗負荷回路 Expired - Fee Related JP2581118Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3826293U JP2581118Y2 (ja) 1993-06-18 1993-06-18 プログラマブル抵抗負荷回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3826293U JP2581118Y2 (ja) 1993-06-18 1993-06-18 プログラマブル抵抗負荷回路

Publications (2)

Publication Number Publication Date
JPH075071U true JPH075071U (ja) 1995-01-24
JP2581118Y2 JP2581118Y2 (ja) 1998-09-21

Family

ID=12520414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3826293U Expired - Fee Related JP2581118Y2 (ja) 1993-06-18 1993-06-18 プログラマブル抵抗負荷回路

Country Status (1)

Country Link
JP (1) JP2581118Y2 (ja)

Also Published As

Publication number Publication date
JP2581118Y2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
JPH0770935B2 (ja) 差動電流増幅回路
JPH075071U (ja) プログラマブル抵抗負荷回路
JPS6164724U (ja)
JPS616775U (ja) 電流−電圧変換回路
JPH086652A (ja) 電子負荷装置
JP2678669B2 (ja) 基準電圧入力回路
JPS595937Y2 (ja) 複合部品ネットワ−ク
JPS6118457Y2 (ja)
JPS5995708A (ja) 増幅回路
JPH087462Y2 (ja) 規準電源回路
JPS6065813U (ja) 可変電流源
JP2635185B2 (ja) 圧力検出装置
JPH03136349A (ja) 集積回路の製造方法
JPH0330828B2 (ja)
JPH02301213A (ja) ヒステリシス付きコンパレータ
JP2000151311A (ja) ゲイン制御装置
JPS63299506A (ja) 定電流ドライブ回路
JPH01117774U (ja)
JPS5984477U (ja) 輝度制御回路
JPH06259690A (ja) 受信計器用外部端子台
JPH04120121U (ja) レギユレータ出力回路
JPS5888414U (ja) ピ−ク検波回路
JPH0579482U (ja) Ｉｃソケット
JPS60624U (ja) 電子負荷装置
JPH0648235U (ja) 抵抗発生装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980623

LAPS Cancellation because of no payment of annual fees