JPH0357618B2 - - Google Patents

Info

Publication number
JPH0357618B2
JPH0357618B2 JP60148908A JP14890885A JPH0357618B2 JP H0357618 B2 JPH0357618 B2 JP H0357618B2 JP 60148908 A JP60148908 A JP 60148908A JP 14890885 A JP14890885 A JP 14890885A JP H0357618 B2 JPH0357618 B2 JP H0357618B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
semiconductor
aluminum electrode
metal protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60148908A
Other languages
English (en)
Other versions
JPS629642A (ja
Inventor
Kenzo Hatada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60148908A priority Critical patent/JPS629642A/ja
Priority to US06/877,967 priority patent/US4693770A/en
Priority to EP86305067A priority patent/EP0208494B1/en
Priority to DE8686305067T priority patent/DE3686457T2/de
Priority to KR1019860005412A priority patent/KR900008665B1/ko
Publication of JPS629642A publication Critical patent/JPS629642A/ja
Publication of JPH0357618B2 publication Critical patent/JPH0357618B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関し、特に
半導体素子等の高密度、薄型、小型の実装技術に
関するものである。
従来の技術 近年、IC、LSI等の半導体素子は、各種の家庭
電化製品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省
電力化のためにあるいは利用範囲を拡大させるた
めに、小型化、薄型化のいわゆるポータブル化が
促進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングには、DIL、チツプキヤリヤ、フリツプチツ
プ、テープキヤリヤ方式等が用いられているが、
DIL、チツプキヤリヤの如きは半導体素子の電極
端子から外部端子へは直径25〜35μｍのAuまたは
Alの極細線で一本づつ順次接続するものである。
このために、半導体素子上の電極端子数が増大す
るにしたがい、接続の箇所の信頼度は低下するば
かりか、外部端子の数もこれにしたがつて一定間
隔で増大するため、パツケージングの大きさも増
大する。
メモリーやマイクロコンピユータ用のLSIと連
結しているＩ／Ｏの如きLSIでは、機能数の増大
とともに、電極端子数も60〜100端子と著しく増
大してしまい、前述した如く、、パツケージング
の大きさは、わずか数10mm2の半導体素子を取扱う
のに数10cm2と大きくなつてしまう。このことは小
型化、薄型化の機器の促進を防げるものであつ
た。
これら半導体素子を高密度に小型、薄型に実装
する方法として、従来第３図Ａ，Ｂに示したよう
な方法がある。第３図Ａにおいては、配線パター
ン１を有する配線基板２上に半導体素子３ａ，３
ｂを固定し、半導体素子３ａ，３ｂのアルミ電極
４ａ，４ｂと配線パターン１とをAuもしくはAl
の極細線５で接続するものである。すなわち半導
体素子３ａ，３ｂを平面的に搭載し、極細線５で
接続する方法であつて、この方法においては、極
細線５が半導体素子３ａ，３ｂより高くなり、薄
型の実装が困難であるばかりか、接続のために半
導体素子３ａ，３ｂのアルミ電極４ａ，４ｂと配
線パターン１とを含む領域を必要とし、平面的な
実装面積が増大し、小型化しにくいという欠点が
ある。
また第３図Ｂの方法は、半導体素子３ａ，３ｂ
のアルミ電極４ａ，４ｂ上に金属突起６ａ，６ｂ
を形成し、これにフイルムリード７ａ，７ｂを接
合せしめ、配線基板２の配線パターン１と前記フ
イルムリード７ａ，７ｂとを接続するものであ
る。この方法は、半導体素子３ａ，３ｂのアルミ
電極４ａ，４ｂに金属突起６ａ，６ｂを形成する
ために、蒸着工程、フオトリソ工程、エツチング
工程、メツキ処理工程等を必要とするため、半導
体素子３ａ，３ｂの歩留りを低下せしめるばかり
か、実装コストを高くするものである。また第３
図Ａに示す方法と同じく、フイルムリード７ａ，
７ｂを配線パターン１に接合するための領域を必
要とするため、平面的な実装面積が増大し、小型
化しにくいという欠点があつた。
発明が解決しようとする問題点 このように従来の方法においては、実装面積が
増大し、薄型・小型に実装する事が困難であるば
かりか、実装コストも増大するものであつた。
本発明は上記従来の問題点を解消するもので、
実装コストを安価にできると同時に、高密度に実
装できる半導体装置の製造方法を提供することを
目的とする。
問題点を解決するための手段 上記問題点を解決するため、本発明の半導体装
置の製造方法は、基板上に形成したAu金属突起
と第１の半導体素子のアルミニウム電極を当接
し、金・アルミニウム合金として前記アルミニウ
ム電極に前記Au金属突起を転写・接合する工程
と、前記第１の半導体素子のアルミニウム電極に
対向するアルミニウム電極を有する第２の半導体
素子のアルミニウム電極と前記第１の半導体素子
のアルミニウム電極上の前記Au金属突起とを当
接して加圧・加熱する工程とを含み、前記Au金
属突起を介して前記第１の半導体素子のアルミニ
ウム電極と第２の半導体素子のアルミニウム電極
とを接合するものである。
作 用 上記方法によれば、半導体素子同士の一括接合
ができるばかりか、両方の半導体素子のアルミニ
ウム電極間の接合を、Au金属突起のみを介在さ
せた容易な方法で行なえるので、著しく簡便な半
導体素子同士の均一な接合および、複数半導体を
有する小型実装体の作成が可能となる。
実施例 以下、本発明の一実施例を第１図〜第２図に基
づいて説明する。
第１図は本発明の一実施例における半導体装置
の製造方法の工程を説明する断面図で、１１は基
板、１２はAuからなる金属突起物、１３，１４
は半導体素子、１５，１６はAlからなる電極、
１７はAlからなる外部接続用電極である。
製造に際しては、先ず第１図Ａに示すように、
基板１１と半導体素子１３とを、基板１１の金属
突起物１２と半導体素子１３の電極１５とが相対
向するように位置合わせする。そして金属突起物
１２と電極１５とを当接させ、加圧・加熱する。
この加圧・加熱により、基板１１上の金属突起物
１２は半導体素子１３の電極１５上に接合され、
基板１１と半導体素子１３を離すと金属突起物１
２は電極１５に転写・接合される。ここで、Au
からなる金属突起物１２とAlからなる電極１５
とはAu突起物全体を溶かすことなく若干のAu・
Al合金で接合され、電極１５上に転写・接合し
た金属突起物１２の形状や大きさなどは、当初基
板１１に形成したときとあまり変化しない。した
がつて、次の接合も最適な微小均一な金属突起物
１２により行うことができる。次に第１図Ｂに示
すように、半導体素子１３と半導体素子１４と
を、半導体素子１３の電極１５に接合された金属
突起物１２と半導体素子１４の電極１６とが相対
向するように位置合わせする。そして金属突起物
１２と電極１６とを当接させ、加圧・加熱する。
これにより、第１図Ｃに示すように、半導体素子
１３の電極１５と半導体素子１４の電極１６と
は、金属突起物１２を介して互いにAu・Al合金
により接合される。このとき、金属突起物１２は
基板１１上に形成した大きさ、形成をほぼ保つこ
とができ、最適で均一な接合が可能となる。な
お、半導体素子１４の外部接続用電極１７は、外
部回路と接続するための電極である。
また、金属突起物１２を形成する基板１１は、
第２図に示す様に、例えば耐熱性ガラスやセラミ
ツク等の絶縁性基板１８上に、PtもしくはITO
膜等の導電膜１９を形成し、この上にSiO2、
Si3N4あるいはポリイミド樹脂等の耐熱性膜２０
を設け、半導体素子１３の電極１５に対向した所
定の位置に開孔２１を設けた構成である。金属突
起物１２は、導電膜１９を一方の電極として電解
メツキ法により５〜40μｍの厚さに形成されるも
のであり、突起物の材料は、半導体素子１３，１
４のAl電極材料と全体を溶融させることなく合
金を作りやすいAuが望ましい。ここで、導電膜
１９であるPtやITO膜は著しくメツキ処理が容
易で、金属突起物１２の剥離性が良好である。
また半導体素子１３，１４は、例えばSi、
GaAs、InPなどのいわゆる半導体基板であつて
も良いし、抵抗やコンデンサを有する回路基板で
あつてもよい。
また、半導体素子１３，１４がSi基板で、電極
１５，１６がAlで、金属突起物１２がAuであれ
ば、半導体素子１３，１４の電極１５，１６間の
接合はAu・Alの合金で構成される。また半導体
素子１３，１４の電極１５，１６は、半導体素子
１３，１４の表面の全域に形成しても良いし、周
縁に形成しても良く、その平面寸法は５×5μｍ
以上なら容易に形成できる。また接合を確実にす
るために、各々の半導体素子１３，１４の表面は
少なくとも平坦化する必要がある。
また半導体素子１３の電極１４に金属突起物１
２を転写・接合する条件は、200〜450℃で、金属
突起物１２の平面寸法が20×20μｍであれば、１
個の金属突起物１２当り10〜70ｇである。また電
極１５，１６同士の接合条件は、350〜500℃、１
個の金属突起物１２当り50〜200ｇである。
このように本実施例によれば、半導体素子１
３，１４がメモリーであれば、同一平面積で倍の
容量を容易に得る事ができるし、あるいはまた、
半導体素子１３，１４の一方がInP、GaAs等で
構成したレーザー、LED等のチツプで、他方が
Si基板からなる前記チツプの駆動回路であれば、
これらチツプと駆動回路との異種の材料、機能を
一体化でき、配線抵抗や接続の損失を防止でき
る。また、ELや液晶デイスプレイ等の駆動回路
に見られる様に、耐圧の高い素子とこれを駆動す
る回路とを別々に製造し、本実施例の方法により
接合すれば、歩留りを高く、安価にできる。
なお本実施例の方法により、１個の金属突起物
１２当り約15ｇ以上の接合強度を得ることができ
た。
発明の効果 以上述べたごとく本発明によれば、半導体素子
のアルミニウム電極に何らの処理を施すことな
く、Au金属突起物により簡便に電極同士を接合
でき、しかも良好な接合強度を得ることができ、
したがつて、複数の半導体素子を有する安価で信
頼性の高い、薄型、小型の半導体装置を得ること
ができる。また、半導体素子を積層構造とし、し
かも外部回路との接続領域を必要としないので、
実装平面積を縮小できる。また、機能の異なる半
導体素子同士を近接して容易に接合できるので、
新しい機能を有する付加価値の高い半導体装置を
形成できる。また、接続点数が著しく少なく、か
つ、接続が著しく短いので、高い信頼性を得るこ
とができ、材料コストが安価になる。
【図面の簡単な説明】
第１図Ａ〜Ｃは本発明の一実施例における半導
体装置の製造方法の工程を示す断面図、第２図は
同製造方法に用いる基板の断面図、第３図Ａ，Ｂ
は各々従来の半導体装置の実装状態を示す断面図
である。 １１……基板、１２……金属突起物、１３，１
４……半導体素子、１５，１６……電極。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上に形成したAu金属突起と第１の半導
    体素子のアルミニウム電極を当接し、金・アルミ
    ニウム合金として前記アルミニウム電極に前記
    Au金属突起を転写・接合する工程と、前記第１
    の半導体素子のアルミニウム電極に対向するアル
    ミニウム電極を有する第２の半導体素子のアルミ
    ニウム電極と前記第１の半導体素子のアルミニウ
    ム電極上の前記Au金属突起とを当接して加圧・
    加熱する工程とを含み、前記Au金属突起を介し
    て前記第１の半導体素子のアルミニウム電極と第
    ２の半導体素子のアルミニウム電極とを接合する
    半導体装置の製造方法。
JP60148908A 1985-07-05 1985-07-05 半導体装置の製造方法 Granted JPS629642A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60148908A JPS629642A (ja) 1985-07-05 1985-07-05 半導体装置の製造方法
US06/877,967 US4693770A (en) 1985-07-05 1986-06-24 Method of bonding semiconductor devices together
EP86305067A EP0208494B1 (en) 1985-07-05 1986-06-30 Method of fabricating a semiconductor apparatus comprising two semiconductor devices
DE8686305067T DE3686457T2 (de) 1985-07-05 1986-06-30 Verfahren zum herstellen eines halbleiterapparates mit zwei halbleiteranordnungen.
KR1019860005412A KR900008665B1 (ko) 1985-07-05 1986-07-04 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60148908A JPS629642A (ja) 1985-07-05 1985-07-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS629642A JPS629642A (ja) 1987-01-17
JPH0357618B2 true JPH0357618B2 (ja) 1991-09-02

Family

ID=15463348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60148908A Granted JPS629642A (ja) 1985-07-05 1985-07-05 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4693770A (ja)
EP (1) EP0208494B1 (ja)
JP (1) JPS629642A (ja)
KR (1) KR900008665B1 (ja)
DE (1) DE3686457T2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149432A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0663354B2 (ja) * 1986-06-30 1994-08-22 藤森工業株式会社 コンクリ−ト打設用型枠
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
US4865245A (en) * 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JPH03194867A (ja) * 1989-12-22 1991-08-26 Sumitomo Metal Ind Ltd 電気的接続部材
JPH03291947A (ja) * 1990-04-09 1991-12-24 Mitsubishi Electric Corp ハイブリッド型デバイス
JPH05506691A (ja) * 1990-06-08 1993-09-30 ミネソタ　マイニング　アンド　マニュファクチャリング　カンパニー 電子用途のための再加工性接着剤
US5143785A (en) * 1990-08-20 1992-09-01 Minnesota Mining And Manufacturing Company Cyanate ester adhesives for electronic applications
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
US5532031A (en) * 1992-01-29 1996-07-02 International Business Machines Corporation I/O pad adhesion layer for a ceramic substrate
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
TW223184B (ja) * 1992-06-18 1994-05-01 Matsushita Electron Co Ltd
KR0129500B1 (en) * 1992-10-27 1998-04-06 Matsushita Electric Industrial Co Ltd Semiconductor device and manufacture thereof
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5532550A (en) * 1993-12-30 1996-07-02 Adler; Robert Organic based led display matrix
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP3437687B2 (ja) * 1994-12-22 2003-08-18 株式会社東芝 半導体素子の実装構造、及び液晶表示装置
EP1610375A3 (en) * 1995-05-26 2008-11-05 FormFactor, Inc. Contact carriers for populating substrates with spring contacts
CA2156941A1 (en) * 1995-08-21 1997-02-22 Jonathan H. Orchard-Webb Method of making electrical connections to integrated circuit
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH09152979A (ja) * 1995-09-28 1997-06-10 Matsushita Electric Ind Co Ltd 半導体装置
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6271111B1 (en) 1998-02-25 2001-08-07 International Business Machines Corporation High density pluggable connector array and process thereof
WO1999066556A1 (de) * 1998-06-16 1999-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikal integriertes mikroelektronisches system und verfahren zur herstellung
US6657313B1 (en) 1999-01-19 2003-12-02 International Business Machines Corporation Dielectric interposer for chip to substrate soldering
JP2001144197A (ja) 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
US6621168B2 (en) 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
JP2002289770A (ja) * 2001-03-27 2002-10-04 Nec Kansai Ltd 半導体装置
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7253517B2 (en) * 2003-10-28 2007-08-07 Raytheon Company Method and apparatus for combining multiple integrated circuits
JP2006283366A (ja) * 2005-03-31 2006-10-19 Daiwa House Ind Co Ltd コンクリート型枠用板状透水材
JP5568979B2 (ja) * 2009-12-22 2014-08-13 住友電気工業株式会社 検出装置、受光素子アレイ、および検出装置の製造方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869471A (ja) * 1971-12-22 1973-09-20
US4032058A (en) * 1973-06-29 1977-06-28 Ibm Corporation Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4585157A (en) * 1985-04-04 1986-04-29 General Motors Corporation Tape bonding of two integrated circuits into one tape frame

Also Published As

Publication number Publication date
KR900008665B1 (ko) 1990-11-26
JPS629642A (ja) 1987-01-17
DE3686457T2 (de) 1993-02-11
DE3686457D1 (de) 1992-09-24
EP0208494B1 (en) 1992-08-19
EP0208494A2 (en) 1987-01-14
EP0208494A3 (en) 1988-08-24
KR870001663A (ko) 1987-03-17
US4693770A (en) 1987-09-15

Similar Documents

Publication Publication Date Title
JPH0357618B2 (ja)
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US5654584A (en) Semiconductor device having tape automated bonding leads
JPH0332914B2 (ja)
JPH08279591A (ja) 半導体装置とその製造方法
JPS5994441A (ja) 半導体装置の製造方法
JPH0239097B2 (ja)
JPS61214444A (ja) 半導体装置
JPS59194460A (ja) 半導体装置
JPH0758112A (ja) 半導体装置
JPS61287238A (ja) 半導体装置の製造方法
JPH04342148A (ja) テープキャリア
JPH0221653B2 (ja)
JPH0691095B2 (ja) 半導体装置の製造方法
JPH01286430A (ja) 半導体チップの実装方法
JPS60111433A (ja) 半導体装置の製造方法
JPS6091656A (ja) 半導体装置の製造方法
JPS6290939A (ja) 半導体装置
JPH1022329A (ja) 半導体装置
JPH0469427B2 (ja)
JPS5824014B2 (ja) 実装体の製造方法
JPH02234449A (ja) 半導体装置
JPH03273655A (ja) 混成集積回路装置
JPH0645396A (ja) フィルムキャリア半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term