JPH0754387B2 - 液晶表示アクティブマトリックス基板 - Google Patents
液晶表示アクティブマトリックス基板Info
- Publication number
- JPH0754387B2 JPH0754387B2 JP8938587A JP8938587A JPH0754387B2 JP H0754387 B2 JPH0754387 B2 JP H0754387B2 JP 8938587 A JP8938587 A JP 8938587A JP 8938587 A JP8938587 A JP 8938587A JP H0754387 B2 JPH0754387 B2 JP H0754387B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- active matrix
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 20
- 239000011159 matrix material Substances 0.000 title claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910016006 MoSi Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は複数本のX,Yマトリックス電極とその交叉する
点で駆動される薄膜トランジスタとから構成される液晶
表示アクティブマトリックス基板に関するものである。
点で駆動される薄膜トランジスタとから構成される液晶
表示アクティブマトリックス基板に関するものである。
従来の技術 従来の液晶表示装置やEL表示装置などのガラス基板上に
薄膜トランジスタで各絵素に電位を与えるアクティブマ
トリックス表示方式は、単純マトリックス方式に比べて
良好な画質が得られるので、最近特に注目されている。
今後、大面積化、高精細度化にともなって、X,Yの電極
母線の長さ、数が増加していき、電極母線の断線の発生
確率が高くなり、歩留りは低下の傾向にある。この電極
母線の断線に対する対策として、電極を複数配線するよ
うな冗長構成が考えられている。しかし、基板平面上に
複数配線する方法は、基板上で電極母線の占める割合が
大きくなり、絵素電極の面積が小さくなり、開口率が低
下する。これに対して、たとえば耐エッチング性や抵抗
の異なる材料を積層した多層構造で電極母線を構成する
ことが提案されている。この方法は、開口率を下げずに
冗長構成をとったものである。
薄膜トランジスタで各絵素に電位を与えるアクティブマ
トリックス表示方式は、単純マトリックス方式に比べて
良好な画質が得られるので、最近特に注目されている。
今後、大面積化、高精細度化にともなって、X,Yの電極
母線の長さ、数が増加していき、電極母線の断線の発生
確率が高くなり、歩留りは低下の傾向にある。この電極
母線の断線に対する対策として、電極を複数配線するよ
うな冗長構成が考えられている。しかし、基板平面上に
複数配線する方法は、基板上で電極母線の占める割合が
大きくなり、絵素電極の面積が小さくなり、開口率が低
下する。これに対して、たとえば耐エッチング性や抵抗
の異なる材料を積層した多層構造で電極母線を構成する
ことが提案されている。この方法は、開口率を下げずに
冗長構成をとったものである。
発明が解決しようとする問題点 上記のような構成たとえば、電極配線を透明電極と金属
との多層膜とする構成において、パターン形成時に同一
マスクでのホトレジストパターンを用いてエッチングを
施すと、第３図（ａ）に示すように、基板30上に透明電
極31をその幅が金属層32の幅より大きくなる構造に形成
することは難しい。また、ドライエッチングの場合、第
３図（ｂ）に示すように全体としての段差が大きい構造
になり、溶液によるエッチングの場合、第３図（ｃ）に
示すようにアンダーエッチのある構造になりやすい。こ
の第３図（ｂ）（ｃ）のようにして形成してなるゲート
電極上に薄膜トランジスタを形成すると、絶縁膜不良が
生じやすく、ゲート電極とソースまたはドレイン電極
（図示せず）とがショートする確率が高かった。
との多層膜とする構成において、パターン形成時に同一
マスクでのホトレジストパターンを用いてエッチングを
施すと、第３図（ａ）に示すように、基板30上に透明電
極31をその幅が金属層32の幅より大きくなる構造に形成
することは難しい。また、ドライエッチングの場合、第
３図（ｂ）に示すように全体としての段差が大きい構造
になり、溶液によるエッチングの場合、第３図（ｃ）に
示すようにアンダーエッチのある構造になりやすい。こ
の第３図（ｂ）（ｃ）のようにして形成してなるゲート
電極上に薄膜トランジスタを形成すると、絶縁膜不良が
生じやすく、ゲート電極とソースまたはドレイン電極
（図示せず）とがショートする確率が高かった。
一方、透明電極と金属を別々のマスクでパターン形成
し、第３図（ａ）のような多層構造を得ようとしたとき
に、マスクの合わせ精度を考慮に入れると、一方の層の
幅が他方の層の幅に比べて極端に小さい第４図のような
ゲート構造となってしまい、このような透明電極31と金
属層32よりなるゲート電極上に絶縁層33、半導体層34、
ソース電極35、ドレイン電極36を形成して、できるだけ
チャンネル長の短かい構造の薄膜トランジスタを形成す
ると、チャンネル部の半導体層34がゲート電極の段差を
カバーするような構造になり、チャンネル部の半導体層
の性質が均一ではなくなり、良質のトランジスタ特性が
得られない。
し、第３図（ａ）のような多層構造を得ようとしたとき
に、マスクの合わせ精度を考慮に入れると、一方の層の
幅が他方の層の幅に比べて極端に小さい第４図のような
ゲート構造となってしまい、このような透明電極31と金
属層32よりなるゲート電極上に絶縁層33、半導体層34、
ソース電極35、ドレイン電極36を形成して、できるだけ
チャンネル長の短かい構造の薄膜トランジスタを形成す
ると、チャンネル部の半導体層34がゲート電極の段差を
カバーするような構造になり、チャンネル部の半導体層
の性質が均一ではなくなり、良質のトランジスタ特性が
得られない。
本発明は上記問題点を解決するもので、電極母線が多層
構造で断線の発生確立が少ないものでありながら、ゲー
ト電極の段差によるゲート電極とソースまたはドレイン
電極のショート確率を減少させることのできる液晶表示
アクティブマトリックス基板を提供することを目的とす
るものである。
構造で断線の発生確立が少ないものでありながら、ゲー
ト電極の段差によるゲート電極とソースまたはドレイン
電極のショート確率を減少させることのできる液晶表示
アクティブマトリックス基板を提供することを目的とす
るものである。
問題点を解決するための手段 上記問題点を解決するために、本発明は、互いに直交す
る第１、第２の電極母線が交叉する部分に配置された薄
膜トランジスタを有するアクティブマトリックス基盤に
おいて、薄膜トランジスタのゲートに接続される電極母
線を透明導電膜および金属層の多層構造で構成し、この
金属層の一部を絶縁基盤上に張り出し形成して、この張
り出し部を薄膜トランジスタチャンネル部のゲートに構
成したものである。
る第１、第２の電極母線が交叉する部分に配置された薄
膜トランジスタを有するアクティブマトリックス基盤に
おいて、薄膜トランジスタのゲートに接続される電極母
線を透明導電膜および金属層の多層構造で構成し、この
金属層の一部を絶縁基盤上に張り出し形成して、この張
り出し部を薄膜トランジスタチャンネル部のゲートに構
成したものである。
作用 上記構成により、電極母線が多層構造であることから、
断線の発生確率が極めて少なくなり、しかも、薄膜トラ
ンジスタチャンネル部のゲートが絶縁基板上に張り出し
た前記電極母線の金属層で構成されるため平坦部に形成
でき、チャンネル部はゲート電極の段差をカバーする構
造にする必要はないので、ゲート電極とソース電極また
はドレイン電極とのショート確率は減少し、トランジス
タ特性を良好に保つことができる。
断線の発生確率が極めて少なくなり、しかも、薄膜トラ
ンジスタチャンネル部のゲートが絶縁基板上に張り出し
た前記電極母線の金属層で構成されるため平坦部に形成
でき、チャンネル部はゲート電極の段差をカバーする構
造にする必要はないので、ゲート電極とソース電極また
はドレイン電極とのショート確率は減少し、トランジス
タ特性を良好に保つことができる。
実施例 以下本発明の一実施例を図面に基づいて説明する。
第１図および第２図は本発明の一実施例を示すアクティ
ブマトリックス基板の平面図および断面図である。第１
図および第２図において、ガラス基板１の上にSnO2を50
0Å、常圧CVD法により形成し、ホトエッチングにより透
明電極であるゲート電極母線2aと絵素電極2bを形成す
る。次にCrを1000Å、DCスパッタ法により形成し、これ
をホトエッチングして、前記透明電極のゲート電極母線
2aの上に金属層であるゲート電極母線3aを、さらにガラ
ス基板１の上にこのゲート電極母線3aより張り出した形
でゲート部を形成し、このゲート部3bを薄膜トランジス
タチャンネル部のゲートとして使用する。したがって、
トランジスタチャンネル部のゲートを構成するゲート部
3bはCrの一層だけとなる。さらに、全面にTa2O5膜４を
反応性スパッタ法で2000Å形成する。次にプラズマCVD
法によりSiNx膜５を2000Å、ａ−Si膜６を2000Å連続堆
積する。そしてホトエッチングによりａ−Si膜６をゲー
ト部3bの上方位置に島状に残す。さらに、絵素電極2bの
上のTa2O5膜４およびSiNx膜５をエッチングにより除去
したのち、プラズマCVD法によりn+a−Si膜７を500Å、
スパッタ法によりMoSi2膜８およびAl膜９をそれぞれ500
Åおよび7000Å形成し、ホトエッチングによりａ−Si膜
６の上方位置で分割して、ソース電極およびドレイン電
極を構成した。
ブマトリックス基板の平面図および断面図である。第１
図および第２図において、ガラス基板１の上にSnO2を50
0Å、常圧CVD法により形成し、ホトエッチングにより透
明電極であるゲート電極母線2aと絵素電極2bを形成す
る。次にCrを1000Å、DCスパッタ法により形成し、これ
をホトエッチングして、前記透明電極のゲート電極母線
2aの上に金属層であるゲート電極母線3aを、さらにガラ
ス基板１の上にこのゲート電極母線3aより張り出した形
でゲート部を形成し、このゲート部3bを薄膜トランジス
タチャンネル部のゲートとして使用する。したがって、
トランジスタチャンネル部のゲートを構成するゲート部
3bはCrの一層だけとなる。さらに、全面にTa2O5膜４を
反応性スパッタ法で2000Å形成する。次にプラズマCVD
法によりSiNx膜５を2000Å、ａ−Si膜６を2000Å連続堆
積する。そしてホトエッチングによりａ−Si膜６をゲー
ト部3bの上方位置に島状に残す。さらに、絵素電極2bの
上のTa2O5膜４およびSiNx膜５をエッチングにより除去
したのち、プラズマCVD法によりn+a−Si膜７を500Å、
スパッタ法によりMoSi2膜８およびAl膜９をそれぞれ500
Åおよび7000Å形成し、ホトエッチングによりａ−Si膜
６の上方位置で分割して、ソース電極およびドレイン電
極を構成した。
上記のようなゲート構造をとることにより、Cr単層のと
きにはゲート断線が240本中５〜10本あったものが皆無
となった。また、SnO2よりなるゲート電極母線2aとCrよ
りなるゲート電極母線3aの２層構造を同一マスクで形成
したとき、ソース電極母線とゲート電極母線のクロスシ
ョートが５〜30箇所発生したのに対して、これも皆無と
なった。また、第４図に示すようなゲート構造にしたと
き、ａ−SiTETの移動度が0.2cm2/V・secであったのに対
して、本実施例の構造では0.8cm2/V・secの移動度が得
られた。
きにはゲート断線が240本中５〜10本あったものが皆無
となった。また、SnO2よりなるゲート電極母線2aとCrよ
りなるゲート電極母線3aの２層構造を同一マスクで形成
したとき、ソース電極母線とゲート電極母線のクロスシ
ョートが５〜30箇所発生したのに対して、これも皆無と
なった。また、第４図に示すようなゲート構造にしたと
き、ａ−SiTETの移動度が0.2cm2/V・secであったのに対
して、本実施例の構造では0.8cm2/V・secの移動度が得
られた。
なお、本実施例では透明電極としてSnO2の例を示した
が、ITO,CdO,ZnOでも同様である。
が、ITO,CdO,ZnOでも同様である。
発明の効果 以上本発明によれば、薄膜トランジスタのチャンネル部
のゲートを平坦部に形成できるため、電極母線同志のシ
ョートの発生確率を低減できて、ゲート断線の発生防止
にきわめて効果があり、トランジスタ特性を良好に保持
できる。
のゲートを平坦部に形成できるため、電極母線同志のシ
ョートの発生確率を低減できて、ゲート断線の発生防止
にきわめて効果があり、トランジスタ特性を良好に保持
できる。
第１図は本発明の一実施例を示す液晶表示アクティブマ
トリックス基板の要部平面図、第２図は第１図のＡ−
Ａ′線断面図、第３図は同一マスクで作成した多層ゲー
トの欠点を説明するための断面図、第４図は別々のマス
クで作成した多層ゲートを用いた薄膜トランジスタの欠
点を説明するための断面図である。 １……ガラス基板、2a……透明ゲート電極母線、2b……
絵素電極、3a……金属ゲート電極母線、3b……ゲート部
（薄膜トランジスタチャンネル部のゲート）、６……ａ
−Si膜、８……MoSi膜、９……Al膜。
トリックス基板の要部平面図、第２図は第１図のＡ−
Ａ′線断面図、第３図は同一マスクで作成した多層ゲー
トの欠点を説明するための断面図、第４図は別々のマス
クで作成した多層ゲートを用いた薄膜トランジスタの欠
点を説明するための断面図である。 １……ガラス基板、2a……透明ゲート電極母線、2b……
絵素電極、3a……金属ゲート電極母線、3b……ゲート部
（薄膜トランジスタチャンネル部のゲート）、６……ａ
−Si膜、８……MoSi膜、９……Al膜。
フロントページの続き (72)発明者 川口 隆夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 永田 清一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−205390（ＪＰ，Ａ) 特開 昭62−276526（ＪＰ，Ａ) 特開 昭62−288882（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁基板上に形成された互いに直交する第
１、第２の電極母線群および前記第１、第２の電極母線
の交叉する部分に配置された薄膜トランジスタを有し、
前記第１の電極母線が前記薄膜トランジスタのゲート
に、前記第２の電極母線が前記薄膜トランジスタのソー
スまたはドレーンにそれぞれ接続されてなるアクティブ
マトリックス基板であって、前記第１の電極母線を、前
記絶縁基板上に形成した透明導電膜と、この透明導電膜
上およびこの導電膜上より一部前記絶縁基板上に張り出
し形成された金属層との多層構造に構成し、前記金属層
の絶縁基板上への張り出し部を前記薄膜トランジスタチ
ャンネル部のゲートにした液晶表示アクティブマトリッ
クス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8938587A JPH0754387B2 (ja) | 1987-04-10 | 1987-04-10 | 液晶表示アクティブマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8938587A JPH0754387B2 (ja) | 1987-04-10 | 1987-04-10 | 液晶表示アクティブマトリックス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63253985A JPS63253985A (ja) | 1988-10-20 |
| JPH0754387B2 true JPH0754387B2 (ja) | 1995-06-07 |
Family
ID=13969197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8938587A Expired - Fee Related JPH0754387B2 (ja) | 1987-04-10 | 1987-04-10 | 液晶表示アクティブマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754387B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113726B2 (ja) * | 1989-01-10 | 1995-12-06 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62205390A (ja) * | 1986-03-06 | 1987-09-09 | 株式会社東芝 | 表示装置用基板 |
| JPH0830822B2 (ja) * | 1986-05-26 | 1996-03-27 | カシオ計算機株式会社 | アクテイブマトリクス液晶表示装置の製造方法 |
| JPS62288882A (ja) * | 1986-06-09 | 1987-12-15 | アルプス電気株式会社 | 薄膜トランジスタの製造方法 |
-
1987
- 1987-04-10 JP JP8938587A patent/JPH0754387B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63253985A (ja) | 1988-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JP2740813B2 (ja) | 非晶質シリコン薄膜トランジシタアレイ基板 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2776378B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH01123475A (ja) | 液晶表示装置 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| JPH0690372B2 (ja) | 液晶表示素子 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0754387B2 (ja) | 液晶表示アクティブマトリックス基板 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| KR100973809B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JPH0570825B2 (ja) | ||
| KR20010010116A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH02157827A (ja) | 薄膜トランジスタアレイ装置 | |
| JPH0568708B2 (ja) | ||
| JP3200638B2 (ja) | 配線形成方法 | |
| JP2568654B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |