JPH0755012Y2 - アドレス設定構造 - Google Patents

アドレス設定構造

Info

Publication number
JPH0755012Y2
JPH0755012Y2 JP3119190U JP3119190U JPH0755012Y2 JP H0755012 Y2 JPH0755012 Y2 JP H0755012Y2 JP 3119190 U JP3119190 U JP 3119190U JP 3119190 U JP3119190 U JP 3119190U JP H0755012 Y2 JPH0755012 Y2 JP H0755012Y2
Authority
JP
Japan
Prior art keywords
address
board
sub
information
main board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3119190U
Other languages
English (en)
Other versions
JPH03122573U (ja
Inventor
孝行 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3119190U priority Critical patent/JPH0755012Y2/ja
Publication of JPH03122573U publication Critical patent/JPH03122573U/ja
Application granted granted Critical
Publication of JPH0755012Y2 publication Critical patent/JPH0755012Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はアドレス設定構造に関し、特に1つの主基板と
2つの副基板を結合して一つの機能ユニットとして構成
され、実装される複数のプリント基板に対する実装上の
識別アドレスを設定するアドレス設定構造に関する。
〔従来の技術〕
従来、この種のアドレス設定は、アドレス板一枚一枚を
異なるものとして作るか、もしくは同一プリント板上に
アドレスを識別するための異る配線や部品実装をほどこ
すことにより行なっていた。
〔考案が解決しようとする課題〕
上述した従来のアドレス設定方法は、プリント板をその
基板の持つアドレス値に従って別別に作るか、もしく
は、同一基板を利用した場合にはあらかじめ異なるアド
レスを設定できるようなストラップ配線または部品を取
り付けられるように用意しなければならないという欠点
がある。
〔課題を解決するための手段〕
本考案のアドレス設定構造は、プリント基板に対して実
装上の識別アドレスを設定するためのアドレス設定構造
であって、1つの機能ユニットを形成する1つの主基板
ならびに第1および第2の2つの副基板と、前記第1お
よび第2の副基板を前記主基板の一面に平行に保持して
電気的かつ構造的に結合させ互いに配設位置を異にする
第1および第2の2つのコネクタと、前記主基板の接地
情報を前記第1のコネクタを介して受け前記接地情報を
前記第1の副基板のアドレス判別情報として判別し出力
する第1のアドレス判別回路と、前記接地情報を受けな
い状態を前記第2の副基板のアドレス判別情報として判
別し出力する第2のアドレス判別回路とを備えて構成さ
れる。
〔実施例〕
次に、図面を参照して本考案を説明する。第1図は本考
案の一実施例の側面図である。第1図に示す実施例は、
架等に実装されて1つの機能を発揮する機能ユニットを
形成する複数のプリント基板の主基板1、第1の副基板
2、第2の副基板3と、互いに異る位置に配設されて各
プリント基板相互間を電気的に接続し、かつ平行に保持
する第1のコネクタ5、第2のコネクタ8と、主基板1
と接地情報を受けてこの接地情報を第1の副基板2のア
ドレス判別情報として利用する第1のアドレス判別回路
7と、主基板1を介して取得する接地情報から疎外され
た状態を第2の副基板3のアドレス判別情報として利用
する第2のアドレス判定回路10と、抵抗器6および9を
備えて構成される。
次に、第1図の実施例の動作について説明する。
まず、第1の副基板2に着目すると、主基板1上の接地
部4による接地情報は、第1のコネクタ5の中の配線路
11を通して第1の副基板2上の抵抗器6の片端へ送られ
る。抵抗器6のもう一方の端は電源に接続される主基板
1から取得する接地情報により抵抗器6の片端は論理ロ
ウ(Low)となる。この論理Lowの情報は、第1のアドレ
ス判別回路7に供給され、アドレス判別情報として用い
られる。
一方、第2の副基板3について考えると、抵抗器9の一
端は主基板1からの接地情報を受けるとことができない
ので、論理的にはハイ(High)の状態となる。この論理
Highの情報は、第2のアドレス判別回路10へ供給されて
アドレス解読のための情報として用いられる。
以上述べたように、第1の副基板2と第2の副基板3は
同じプリント基板であるにもかかわらず、コネクタを通
して主基板1から受けると接地情報の有無に対応して論
理High,Lowを作り出すことができ、異るアドレス設定が
可能なる。
〔考案の効果〕
以上説明したように本考案は、アドレス設定情報として
接地情報を利用し、接地情報を主基板から受けとるか、
受けとらないかによって2種の状態を作り出すことによ
り、第1の副基板と第2の副基板の2つの副基板を同一
の基板として用いることができる効果がある。
【図面の簡単な説明】
第1図は本考案の一実施例の側面図である。 1……主基板、2……第1の副基板、3……第2の副基
板、4……接地部、5……第1のコネクタ、6……抵抗
器、7……第1のアドレス判別回路、8……第2のコネ
クタ、9……抵抗器、10……第2のアドレス判別回路、
11……接続路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】プリント基板に対して実装上の識別アドレ
    スを設定するためのアドレス設定構造であって、1つの
    機能ユニットを形成する1つの主基板ならびに第1およ
    び第2の2つの副基板と、前記第1および第2の副基板
    を前記主基板の一面に平行に保持して電気的かつ構造的
    に結合させ互いに配設位置を異にする第1および第2の
    2つのコネクタと、前記主基板の接地情報を前記第1の
    コネクタを介して受け前記接地情報を前記第1の副基板
    のアドレス判別情報として判別し出力する第1のアドレ
    ス判別回路と、前記接地情報を受けない状態を前記第2
    の副基板のアドレス判別情報として判別し出力する第2
    のアドレス判別回路とを備えて成ることを特徴とするア
    ドレス設定構造。
JP3119190U 1990-03-27 1990-03-27 アドレス設定構造 Expired - Lifetime JPH0755012Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3119190U JPH0755012Y2 (ja) 1990-03-27 1990-03-27 アドレス設定構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3119190U JPH0755012Y2 (ja) 1990-03-27 1990-03-27 アドレス設定構造

Publications (2)

Publication Number Publication Date
JPH03122573U JPH03122573U (ja) 1991-12-13
JPH0755012Y2 true JPH0755012Y2 (ja) 1995-12-18

Family

ID=31533928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3119190U Expired - Lifetime JPH0755012Y2 (ja) 1990-03-27 1990-03-27 アドレス設定構造

Country Status (1)

Country Link
JP (1) JPH0755012Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619000B2 (en) * 2013-05-17 2017-04-11 Nec Corporation Board, board apparatus and method for interconnection of boards

Also Published As

Publication number Publication date
JPH03122573U (ja) 1991-12-13

Similar Documents

Publication Publication Date Title
KR970701885A (ko) 고대역폭 컴퓨터를 위한 모듈 구조(modular architecture for high bandwidth computers)
JPH0817277B2 (ja) プリント基板ユニット
JPH0567080B2 (ja)
JPH03122573U (ja)
JP2581920Y2 (ja) 製品の識別装置
JP3067246B2 (ja) キャノンコネクタの極性反転装置
JPS6237492B2 (ja)
US20020057205A1 (en) Method and apparatus for a remotely switchable power supply
JPH05152710A (ja) プリント配線板の面付け構造
JPS5917623A (ja) プリント基板の実装状態検知装置
JPS5811027Y2 (ja) コネクタ
JPS63188894A (ja) Rom基板
JP2603869Y2 (ja) バスライン装置
JP3081685B2 (ja) 拡張型回路基板
JPH0720854Y2 (ja) 接続ユニット
JP2504717Y2 (ja) 表面実装形cpu回路基板
JPH0720938Y2 (ja) プリント基板取付装置
JPS5977259U (ja) プリント基板装置
JPS63298649A (ja) アドレス設定システム
JPS5958964U (ja) プリント基板
JPH0533558B2 (ja)
JPH0619692B2 (ja) ラジアル・バス
JPH01110484U (ja)
JPH0644136Y2 (ja) ユニット拡張装置
JPH058987U (ja) プラグインユニツト電源供給装置