JPH0756757B2 - メモリの電源投入後の制御装置 - Google Patents
メモリの電源投入後の制御装置Info
- Publication number
- JPH0756757B2 JPH0756757B2 JP32486087A JP32486087A JPH0756757B2 JP H0756757 B2 JPH0756757 B2 JP H0756757B2 JP 32486087 A JP32486087 A JP 32486087A JP 32486087 A JP32486087 A JP 32486087A JP H0756757 B2 JPH0756757 B2 JP H0756757B2
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- processing
- data
- write
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
- G07G1/00—Cash registers
- G07G1/12—Cash registers electronically operated
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、プログラマブルリードオンリメモリなどのよ
うな比較的高精度のクロックパルスに基づいて書込み動
作を行わせる必要があるリードオンリメモリを、電源投
入後において制御するための装置に関する。
うな比較的高精度のクロックパルスに基づいて書込み動
作を行わせる必要があるリードオンリメモリを、電源投
入後において制御するための装置に関する。
従来技術 本件明細書中用語「電源投入」は、電源供給を意味し、
たとえば瞬時停電などの停電復帰を含む概念として解釈
されるべきである。
たとえば瞬時停電などの停電復帰を含む概念として解釈
されるべきである。
海外では、商店などの売上総計を届出る制度がある。こ
の届出の方法は、プログラマブルリードオンリメモリ
（以下、Ｐ−ROMと略称する）を内臓した電子式金銭登
録機において、封印されたＰ−ROMに売上データなどが
書込まれる。このようにして売上データなどが書込まれ
たＰ−ROMは、政府の担当者の立会いの下で封印が外さ
れて取出され、こうして各商店の売上総計が届出られ
る。
の届出の方法は、プログラマブルリードオンリメモリ
（以下、Ｐ−ROMと略称する）を内臓した電子式金銭登
録機において、封印されたＰ−ROMに売上データなどが
書込まれる。このようにして売上データなどが書込まれ
たＰ−ROMは、政府の担当者の立会いの下で封印が外さ
れて取出され、こうして各商店の売上総計が届出られ
る。
上記電子式金銭登録機のように、Ｐ−ROMをデータメモ
リとして使用する機器において、Ｐ−ROMのデータの書
込み／読出しは、通常専用の制御回路によって行われ
る。このようなＰ−ROMに書込まれたデータは、電池の
バックアップを必要とすることなく保持される。
リとして使用する機器において、Ｐ−ROMのデータの書
込み／読出しは、通常専用の制御回路によって行われ
る。このようなＰ−ROMに書込まれたデータは、電池の
バックアップを必要とすることなく保持される。
シリコンをベースにして構成されるＰ−ROMでは、書込
み動作にあっては、制御回路はアドレス信号とストアす
べきデータ信号とＰ−ROMに並列ビットで与える。この
状態で、制御回路はたとえば１ミリ秒±５％である予め
定める時間だけ持続する書込み指令信号をＰ−ROMに与
えて、書込み動作を行う。
み動作にあっては、制御回路はアドレス信号とストアす
べきデータ信号とＰ−ROMに並列ビットで与える。この
状態で、制御回路はたとえば１ミリ秒±５％である予め
定める時間だけ持続する書込み指令信号をＰ−ROMに与
えて、書込み動作を行う。
この書込み指令信号の持続時間が、前記予め定める時間
よりも短い場合には、Ｐ−ROMの書込みに必要な電荷量
が不足し、論理「１」および論理「０」の書込みを確実
に行うことができなくなる。
よりも短い場合には、Ｐ−ROMの書込みに必要な電荷量
が不足し、論理「１」および論理「０」の書込みを確実
に行うことができなくなる。
また前記書込み指令信号の持続時間が、前記予め定める
時間よりも長過ぎるときには、Ｐ−ROMの書込みの際に
生じた電荷が消失してしまうことになり、書込みを行う
ことができない。
時間よりも長過ぎるときには、Ｐ−ROMの書込みの際に
生じた電荷が消失してしまうことになり、書込みを行う
ことができない。
前記書込み指令信号の持続時間が、前記予め定める時間
を僅かでもずれると一旦書込んだデータを、たとえば10
年間以上保持することができなくなる。
を僅かでもずれると一旦書込んだデータを、たとえば10
年間以上保持することができなくなる。
このようにＰ−ROMに対しては、正確な保持時間の書込
み指令信号などを出力する必要があり、前記制御回路は
水晶発振器などの出力するクロックパルスに従って、時
間精度の高い書込み指令信号で、Ｐ−ROMに対して書込
み動作を行う。
み指令信号などを出力する必要があり、前記制御回路は
水晶発振器などの出力するクロックパルスに従って、時
間精度の高い書込み指令信号で、Ｐ−ROMに対して書込
み動作を行う。
しかしながら、このような機器において、電源投入直後
には、クロックパルスの発振レベルが低いので、制御回
路はクロックパルスをカウントすることができず、Ｐ−
ROMに対してたとえば数秒間持続するデータの書込み指
令信号を出力する。
には、クロックパルスの発振レベルが低いので、制御回
路はクロックパルスをカウントすることができず、Ｐ−
ROMに対してたとえば数秒間持続するデータの書込み指
令信号を出力する。
従来では、Ｐ−ROMを内臓した機器全体の動作を、電源
投入時からクロックパルスのレベルが安定するために充
分な時間、たとえば10秒間だけ停止し、いわゆる待機状
態にして書込み動作を行わないようにしていた。
投入時からクロックパルスのレベルが安定するために充
分な時間、たとえば10秒間だけ停止し、いわゆる待機状
態にして書込み動作を行わないようにしていた。
発明が解決しようとする問題点 前記従来の方法では、クロックパルスが安定するまでの
時間は、各機器の仕様およびその機器が置かれている環
境によって変化するけれども、電源投入時からの待機状
態の時間は、このような要因を考慮した最大の時間に設
定される。したがって、実際には短時間でクロックパル
スが安定しているにも拘わらず、電源投入後におけるＰ
−ROMおよび処理回路の待機時間が長すぎ、したがって
電源投入後にもっと迅速に動作を行うことが望まれてい
る。
時間は、各機器の仕様およびその機器が置かれている環
境によって変化するけれども、電源投入時からの待機状
態の時間は、このような要因を考慮した最大の時間に設
定される。したがって、実際には短時間でクロックパル
スが安定しているにも拘わらず、電源投入後におけるＰ
−ROMおよび処理回路の待機時間が長すぎ、したがって
電源投入後にもっと迅速に動作を行うことが望まれてい
る。
また電源投入後には、前記機器は待機状態であるので、
Ｐ−ROMへの書込み動作以外の動作を行うこともでき
ず、このような機器は利便性に劣った。
Ｐ−ROMへの書込み動作以外の動作を行うこともでき
ず、このような機器は利便性に劣った。
本発明の目的は、上記問題点を解決し、電源投入後の待
機状態の時間を短縮し、利便性を向上したリードオンリ
メモリの電源投入後の制御装置を提供することである。
機状態の時間を短縮し、利便性を向上したリードオンリ
メモリの電源投入後の制御装置を提供することである。
問題点を解決するための手段 本発明は、入力操作が行われるキー入力手段と、 処理用クロックパルスに基づいてキー入力手段から入力
されるデータを処理して書込み指令信号を導出する処理
手段と、 処理手段からの書込み信号に応答してデータが書込まれ
るリードオンリメモリと、 少なくとも前記処理手段への処理用クロックパルスの供
給とは独立して、書込み用クロックパルスを供給するク
ロックパルス発生手段と、 前記クロックパルス発生手段からの書込み用クロックパ
ルスを、そのクロックパルス発生手段の動作が安定した
ときの予め定める弁別レベルでレベル弁別するレベル弁
別手段と、 前記レベル弁別手段の出力と前記処理手段からの書込み
指令信号とに応答し、該レベル弁別手段が、前記クロッ
クパルス発生手段の動作が安定したことを弁別すること
によって、データのリードオンリメモリへの書込みを可
能にする書込み制御手段とを含むことを特徴とするメモ
リの電源投入の制御装置である。
されるデータを処理して書込み指令信号を導出する処理
手段と、 処理手段からの書込み信号に応答してデータが書込まれ
るリードオンリメモリと、 少なくとも前記処理手段への処理用クロックパルスの供
給とは独立して、書込み用クロックパルスを供給するク
ロックパルス発生手段と、 前記クロックパルス発生手段からの書込み用クロックパ
ルスを、そのクロックパルス発生手段の動作が安定した
ときの予め定める弁別レベルでレベル弁別するレベル弁
別手段と、 前記レベル弁別手段の出力と前記処理手段からの書込み
指令信号とに応答し、該レベル弁別手段が、前記クロッ
クパルス発生手段の動作が安定したことを弁別すること
によって、データのリードオンリメモリへの書込みを可
能にする書込み制御手段とを含むことを特徴とするメモ
リの電源投入の制御装置である。
作 用 本発明に従えば、電源投入後には、クロックパルス発生
手段からの処理用クロックパルスに基づいて処理手段が
動作し、したがって、キー入力手段の入力操作によるデ
ータの処理動作を処理手段において行うことができ、そ
の後、クロックパルス発生手段からの書込み用クロック
パルスがレベル弁別手段による予め定める弁別レベルで
レベル弁別されるようになって、その書込み用クロック
パルスが安定して導出されるようになってから、書込み
制御手段によってリードオンリメモリへの書込みを可能
とするようにしたので、リードオンリメモリの書込みを
高精度の書込み用クロックパルスを用いて行うことが可
能となる。
手段からの処理用クロックパルスに基づいて処理手段が
動作し、したがって、キー入力手段の入力操作によるデ
ータの処理動作を処理手段において行うことができ、そ
の後、クロックパルス発生手段からの書込み用クロック
パルスがレベル弁別手段による予め定める弁別レベルで
レベル弁別されるようになって、その書込み用クロック
パルスが安定して導出されるようになってから、書込み
制御手段によってリードオンリメモリへの書込みを可能
とするようにしたので、リードオンリメモリの書込みを
高精度の書込み用クロックパルスを用いて行うことが可
能となる。
また上述のように電源投入後の書込み用クロックパルス
の精度が低い期間であっても、処理手段によるデータの
処理動作を行うことができ、したがって従来技術に関連
して述べた期待状態の時間を短縮することができる。
の精度が低い期間であっても、処理手段によるデータの
処理動作を行うことができ、したがって従来技術に関連
して述べた期待状態の時間を短縮することができる。
実施例 第１図は、本発明の一実施例の電子式金銭登録機１の構
成を示すブロック図である。電子式金銭登録機１は、ス
ーパーマーケットなどの商店に設置され、売上データを
記録する不揮発性半導体メモリであるＰ−ROM6と、クロ
ックパルス発生回路７と、レベル弁別手段であり書込み
手段であるＰ−ROM制御回路（以下、単に制御回路とい
う）５と、処理回路３とを含んで構成される。
成を示すブロック図である。電子式金銭登録機１は、ス
ーパーマーケットなどの商店に設置され、売上データを
記録する不揮発性半導体メモリであるＰ−ROM6と、クロ
ックパルス発生回路７と、レベル弁別手段であり書込み
手段であるＰ−ROM制御回路（以下、単に制御回路とい
う）５と、処理回路３とを含んで構成される。
Ｐ−ROM6は、シリコンなどをベースにして構成され、書
込み動作にあたっては、ストアすべきデータ信号とアド
レス信号とが並列ビットで与えられる。この状態でたと
えば、１ミリ秒±５％である予め定める時間だけ持続す
る書込み指令信号が与えられて、データが書込まれる。
込み動作にあたっては、ストアすべきデータ信号とアド
レス信号とが並列ビットで与えられる。この状態でたと
えば、１ミリ秒±５％である予め定める時間だけ持続す
る書込み指令信号が与えられて、データが書込まれる。
このようなＰ−ROM6においては、電池などのバックアッ
プ電源を必要とせず、書込まれたデータを保持すること
ができる。しかしながら、前記書込み指令信号の持続時
間は、データを確実に書込み、なおかつ、Ｐ−ROM6のデ
ータ保持能力を劣化させないためには、Ｐ−ROM6に規格
された持続時間に高精度に合わせる必要がある。
プ電源を必要とせず、書込まれたデータを保持すること
ができる。しかしながら、前記書込み指令信号の持続時
間は、データを確実に書込み、なおかつ、Ｐ−ROM6のデ
ータ保持能力を劣化させないためには、Ｐ−ROM6に規格
された持続時間に高精度に合わせる必要がある。
このような高精度の書込み指令信号をＰ−ROM6に導出す
るために、高精度の書込み用クロックパルスを発生する
クロックパルス発生回路７に基づいて、制御回路５から
高精度の書込み指令信号がＰ−ROM6に出力される。
るために、高精度の書込み用クロックパルスを発生する
クロックパルス発生回路７に基づいて、制御回路５から
高精度の書込み指令信号がＰ−ROM6に出力される。
電子式金銭登録機１において、処理回路３、入出力制御
回路８および制御回路５などは、電源回路２によって電
力付勢される。通常の金銭登録業務においては、キー入
力部９から入力される金銭登録データが、入出力制御回
路８を介して処理回路３に与えられ、各種処理が行われ
てランダムアクセスメモリ12に記憶される。またこのよ
うな金銭登録データおよび処理結果は、処理回路３から
入出力制御回路８を介して表示部10に与えられ、操作者
および顧客に表示される。処理回路３での処理動作は、
リードオンリメモリ13にストアされるプログラムに従っ
て実行される。また処理回路３は、金銭箱14の開閉動作
や金銭登録データのプリンタ15における印字などの動作
を制御する。
回路８および制御回路５などは、電源回路２によって電
力付勢される。通常の金銭登録業務においては、キー入
力部９から入力される金銭登録データが、入出力制御回
路８を介して処理回路３に与えられ、各種処理が行われ
てランダムアクセスメモリ12に記憶される。またこのよ
うな金銭登録データおよび処理結果は、処理回路３から
入出力制御回路８を介して表示部10に与えられ、操作者
および顧客に表示される。処理回路３での処理動作は、
リードオンリメモリ13にストアされるプログラムに従っ
て実行される。また処理回路３は、金銭箱14の開閉動作
や金銭登録データのプリンタ15における印字などの動作
を制御する。
処理回路３によって処理され、たとえばランダムアクセ
スメモリ12に記憶されている売上データは、後述するよ
うにしてＰ−ROM6に書込まれる。
スメモリ12に記憶されている売上データは、後述するよ
うにしてＰ−ROM6に書込まれる。
処理回路３からは、インタフェース４を介してアドレス
信号およびデータ信号が制御回路５に導出される。制御
回路５は、クロックパルス発生回路７からのクロックパ
ルスに同期して、インタフェースを介する処理回路３か
らのアドレス信号を第２図（１）に示されるように、ま
たストアすべきデータ信号を第２図（２）に示されるよ
うに保持して、Ｐ−ROM6に与える。
信号およびデータ信号が制御回路５に導出される。制御
回路５は、クロックパルス発生回路７からのクロックパ
ルスに同期して、インタフェースを介する処理回路３か
らのアドレス信号を第２図（１）に示されるように、ま
たストアすべきデータ信号を第２図（２）に示されるよ
うに保持して、Ｐ−ROM6に与える。
アドレス信号およびデータ信号が与えられて保持状態に
ある持続時間W1に、制御回路５は第２図（３）で示され
る書込み指令信号を、クロックパルス発生回路７からの
クロックパルスの周期に対応した期間W3だけ持続して発
生して、Ｐ−ROM6に与える。期間W3は、たとえば１ミリ
秒±５％である。制御回路５の出力するアドレス信号と
データ信号との持続時間W1は、時間W3よりも長い期間で
あって、たとえば８ビット並列でそれぞれ制御回路５か
ら導出されて、Ｐ−ROM6に与えられる。
ある持続時間W1に、制御回路５は第２図（３）で示され
る書込み指令信号を、クロックパルス発生回路７からの
クロックパルスの周期に対応した期間W3だけ持続して発
生して、Ｐ−ROM6に与える。期間W3は、たとえば１ミリ
秒±５％である。制御回路５の出力するアドレス信号と
データ信号との持続時間W1は、時間W3よりも長い期間で
あって、たとえば８ビット並列でそれぞれ制御回路５か
ら導出されて、Ｐ−ROM6に与えられる。
制御回路５は、電源投入直後にはクロックパルス発生回
路７からのクロックパルスのレベルが低いために、クロ
ックパルスをカウントすることができない。このような
場合には、制御回路５は後述する動作によって書込み指
令し号を導出しない。
路７からのクロックパルスのレベルが低いために、クロ
ックパルスをカウントすることができない。このような
場合には、制御回路５は後述する動作によって書込み指
令し号を導出しない。
第３図は、処理回路３の動作を説明するためのフローチ
ャートである。ステップn1において、電源が投入される
かあるいは停電が復帰した場合にはステップn2に進む。
ャートである。ステップn1において、電源が投入される
かあるいは停電が復帰した場合にはステップn2に進む。
ステップn2において、たとえば処理回路３の次に実行す
べき処理が、Ｐ−ROM6へのデータの書込みである場合に
は、処理回路３からアドレス信号およびデータ信号など
の信号が出力される。ステップn3において、データのＰ
−ROM6への書込みが終了していない場合には、処理回路
３はアドレス信号およびデータ信号を引続き出力する。
ステップn3において、データの書込みが終了すると、ス
テップn4に進み、次の処理を実行する。
べき処理が、Ｐ−ROM6へのデータの書込みである場合に
は、処理回路３からアドレス信号およびデータ信号など
の信号が出力される。ステップn3において、データのＰ
−ROM6への書込みが終了していない場合には、処理回路
３はアドレス信号およびデータ信号を引続き出力する。
ステップn3において、データの書込みが終了すると、ス
テップn4に進み、次の処理を実行する。
第４図は、制御回路５の動作を説明するためのフローチ
ャートである。
ャートである。
ステップm1において、電源が投入されるかあるいは停電
が復帰したときにはステップm2に進む。
が復帰したときにはステップm2に進む。
ステップm2において、処理回路３からアドレス信号およ
びデータ信号などが出力され、書込みを行うべきである
場合にはステップm3に移る。
びデータ信号などが出力され、書込みを行うべきである
場合にはステップm3に移る。
ステップm2において、書込みを行うべきない場合にはス
テップm5に移って、他の処理を実行する。ステップm3に
おいて、クロックパルス発生回路７の出力するクロック
パルスをカウントすることができるかどうか判断され
る。すなわちクロックパルスが予め定められる弁別レベ
ル、いわゆるスレッシュホールドレベルよりも高い場合
には、制御回路５はクロックパルスをカウントすること
ができる。クロックパルスがカウントできない場合には
ステップm3を繰返し、クロックパルスをカウントするこ
とができるようになるとステップm4に進む。ステップm4
において制御回路５は、回路５はＰ−ROM6へのデータの
書込みを行う。ステップm4を終了すると、前述したステ
ップm2に戻って同様な動作を繰返す。
テップm5に移って、他の処理を実行する。ステップm3に
おいて、クロックパルス発生回路７の出力するクロック
パルスをカウントすることができるかどうか判断され
る。すなわちクロックパルスが予め定められる弁別レベ
ル、いわゆるスレッシュホールドレベルよりも高い場合
には、制御回路５はクロックパルスをカウントすること
ができる。クロックパルスがカウントできない場合には
ステップm3を繰返し、クロックパルスをカウントするこ
とができるようになるとステップm4に進む。ステップm4
において制御回路５は、回路５はＰ−ROM6へのデータの
書込みを行う。ステップm4を終了すると、前述したステ
ップm2に戻って同様な動作を繰返す。
このようにして電子式金銭登録機１において、たとえば
電源投入直後であってもＰ−ROM6への書込み以外の処理
は自由に行うことができ、なおかつ、書込みの処理も長
時間待つことなく実行することができる。クロックパル
ス発生回路７は、他の回路3,8への処理用クロック信号
などの処理用クロックパルス発生回路（図示せず）とは
独立して設けられるので、同一のクロックパルスをリー
ド線によって遠くに導く必要がなく、したがって耐ノイ
ズ性能が向上し、制御回路５と処理回路３との動作が安
定する。
電源投入直後であってもＰ−ROM6への書込み以外の処理
は自由に行うことができ、なおかつ、書込みの処理も長
時間待つことなく実行することができる。クロックパル
ス発生回路７は、他の回路3,8への処理用クロック信号
などの処理用クロックパルス発生回路（図示せず）とは
独立して設けられるので、同一のクロックパルスをリー
ド線によって遠くに導く必要がなく、したがって耐ノイ
ズ性能が向上し、制御回路５と処理回路３との動作が安
定する。
前述の処理用クロックパルス発生回路と、書込み用クロ
ックパルスを発生するクロックパルス発生回路７との両
者は、近接して配置されていてもよい。
ックパルスを発生するクロックパルス発生回路７との両
者は、近接して配置されていてもよい。
本発明において重要なことは、電源投入直後は、処理用
クロックパルス発生回路は、処理回路３および入出力制
御回路８の動作のための処理用クロックパルスを発生
し、これによって処理回路３および入出力制御回路８を
先ず動作させ、その後、書込み用クロックパルスを発生
するクロックパルス発生回路７からのクロックパルスが
制御回路５でカウントできる弁別レベルよりも高くな
り、メモリ６の書込みが可能になるということである。
これによって電源投入直後において、メモリ６への書込
み以外の処理を処理回路３において実行することができ
るのいう優れた効果が達成されるのである。
クロックパルス発生回路は、処理回路３および入出力制
御回路８の動作のための処理用クロックパルスを発生
し、これによって処理回路３および入出力制御回路８を
先ず動作させ、その後、書込み用クロックパルスを発生
するクロックパルス発生回路７からのクロックパルスが
制御回路５でカウントできる弁別レベルよりも高くな
り、メモリ６の書込みが可能になるということである。
これによって電源投入直後において、メモリ６への書込
み以外の処理を処理回路３において実行することができ
るのいう優れた効果が達成されるのである。
本実施例においても、リードオンリメモリとしてＰ−RO
M6を用いたけれども、本発明はＰ−ROMだけでなく、た
とえばEEP−ROM（ElectricallyErasable Programable
−Read Only Memory）およびその他のリードオンリメ
モリに関連して実施することができる。
M6を用いたけれども、本発明はＰ−ROMだけでなく、た
とえばEEP−ROM（ElectricallyErasable Programable
−Read Only Memory）およびその他のリードオンリメ
モリに関連して実施することができる。
効 果 以上説明したように本発明によれば、電源投入直後にお
いてリードオンリメモリへの書込み以外の処理は待機す
ることなく実行することができ、なおかつ、書込みを行
う場合にも待機時間は、従来技術に比べて大幅に短縮す
ることができる。したがって、本発明による方式を用い
た機器の利便性が格段に向上される。
いてリードオンリメモリへの書込み以外の処理は待機す
ることなく実行することができ、なおかつ、書込みを行
う場合にも待機時間は、従来技術に比べて大幅に短縮す
ることができる。したがって、本発明による方式を用い
た機器の利便性が格段に向上される。
すなわち本発明によれば、クロックパルス発生手段から
の電源投入直後に発生される処理用クロックパルスによ
って処理手段が動作を行い、これによってリードオンリ
メモリへの書込み以外の処理を、待機するすることなく
実行することができ、その後、レベル弁別手段の出力と
処理手段からの書込み指令信号とに応答して書込み制御
手段はリードオンリメモリへの書込みを、書込み用クロ
ックパルスによって行うことができる。
の電源投入直後に発生される処理用クロックパルスによ
って処理手段が動作を行い、これによってリードオンリ
メモリへの書込み以外の処理を、待機するすることなく
実行することができ、その後、レベル弁別手段の出力と
処理手段からの書込み指令信号とに応答して書込み制御
手段はリードオンリメモリへの書込みを、書込み用クロ
ックパルスによって行うことができる。
第１図は本発明の一実施例の電子式金銭登録機１の構成
を示すブロック図、第２図はＰ−ROM6への書込み動作を
説明するためのタイムチャート、第３図は処理回路３の
動作を説明するためのフローチャート、第４図は制御回
路５の動作を説明するためのフローチャートである。 １……電子式金銭登録機,2……電源回路、３……処理回
路、５……Ｐ−ROM制御回路、６……プログラマブルリ
ードオンリメモリ、７……クロックパルス発生回路
を示すブロック図、第２図はＰ−ROM6への書込み動作を
説明するためのタイムチャート、第３図は処理回路３の
動作を説明するためのフローチャート、第４図は制御回
路５の動作を説明するためのフローチャートである。 １……電子式金銭登録機,2……電源回路、３……処理回
路、５……Ｐ−ROM制御回路、６……プログラマブルリ
ードオンリメモリ、７……クロックパルス発生回路
Claims (1)
- 【請求項１】入力操作が行われるキー入力手段と、 処理用クロックパルスに基づいてキー入力手段から入力
されるデータを処理して書込み指令信号を導出する処理
手段と、 処理手段からの書込み信号に応答してデータが書込まれ
るリードオンリメモリと、 少なくとも前記処理手段への処理用クロックパルスの供
給とは独立して、書込み用クロックパルスを供給するク
ロックパルス発生手段と、 前記クロックパルス発生手段からの書込み用クロックパ
ルスを、そのクロックパルス発生手段の動作が安定した
ときの予め定める弁別レベルでレベル弁別するレベル弁
別手段と、 前記レベル弁別手段の出力と前記処理手段からの書込み
指令信号とに応答し、該レベル弁別手段が、前記クロッ
クパルス発生手段の動作が安定したことを弁別すること
によって、データのリードオンリメモリへの書込みを可
能にする書込み制御手段とを含むことを特徴とするメモ
リの電源投入後の制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32486087A JPH0756757B2 (ja) | 1987-12-21 | 1987-12-21 | メモリの電源投入後の制御装置 |
| EP19880121330 EP0321933B1 (en) | 1987-12-21 | 1988-12-20 | Device for controlling a Read-only memory, and electronic cash register having such a device |
| DE19883887855 DE3887855T2 (de) | 1987-12-21 | 1988-12-20 | Steuereinrichtung für einen Nur-Lese-Speicher und damit ausgerüstete elektronische Kasse. |
| TR1789A TR23969A (tr) | 1987-12-21 | 1989-01-21 | Icerigi distan degistirilemeyen hafizayi kontrole mahsus cihaz |
| TR1790A TR24094A (tr) | 1987-12-21 | 1989-12-14 | Lastik bilesikleri icin vulkanize hizlandiricilar |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32486087A JPH0756757B2 (ja) | 1987-12-21 | 1987-12-21 | メモリの電源投入後の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01165094A JPH01165094A (ja) | 1989-06-29 |
| JPH0756757B2 true JPH0756757B2 (ja) | 1995-06-14 |
Family
ID=18170457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32486087A Expired - Lifetime JPH0756757B2 (ja) | 1987-12-21 | 1987-12-21 | メモリの電源投入後の制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0321933B1 (ja) |
| JP (1) | JPH0756757B2 (ja) |
| DE (1) | DE3887855T2 (ja) |
| TR (1) | TR23969A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102020129479B4 (de) | 2020-11-09 | 2023-11-09 | Polymath.Vision UG (haftungsbeschränkt) | Linearantrieb und Verfahren zur Linearverschiebung eines Objektes |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840643A (ja) * | 1981-09-03 | 1983-03-09 | Toshiba Corp | １チツプマイクロコンピユ−タの発振制御方式 |
| US4534018A (en) * | 1983-04-29 | 1985-08-06 | Pitney Bowes Inc. | Non-volatile memory protection circuit with microprocessor interaction |
| US4665328A (en) * | 1984-07-27 | 1987-05-12 | National Semiconductor Corporation | Multiple clock power down method and structure |
-
1987
- 1987-12-21 JP JP32486087A patent/JPH0756757B2/ja not_active Expired - Lifetime
-
1988
- 1988-12-20 DE DE19883887855 patent/DE3887855T2/de not_active Expired - Lifetime
- 1988-12-20 EP EP19880121330 patent/EP0321933B1/en not_active Expired - Lifetime
-
1989
- 1989-01-21 TR TR1789A patent/TR23969A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0321933A3 (en) | 1990-08-08 |
| DE3887855T2 (de) | 1994-09-01 |
| TR23969A (tr) | 1991-01-11 |
| DE3887855D1 (de) | 1994-03-24 |
| EP0321933A2 (en) | 1989-06-28 |
| JPH01165094A (ja) | 1989-06-29 |
| EP0321933B1 (en) | 1994-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3223375B2 (ja) | フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 | |
| EP0620555A2 (en) | Electronic device having ferroelectric memory | |
| JPH0713879B2 (ja) | 半導体記憶装置 | |
| KR20040033256A (ko) | 2개의 메모리 셀에 1비트 데이터를 저장하는 모드를구비하는 반도체 기억 장치와 그 제어 방법 | |
| EP1132922B1 (en) | Ferroelectric memory | |
| JPH07114497A (ja) | 半導体集積回路装置 | |
| US20050013162A1 (en) | Nonvolatile semiconductor memory device and one-time programming control method thereof | |
| JPH0319053A (ja) | データを記憶する方法と装置 | |
| JPH05233464A (ja) | Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード | |
| TW480485B (en) | Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device | |
| JPH08249244A (ja) | データ保持回路 | |
| EP0587445A2 (en) | Semiconductor integrated circuit and IC card using the same | |
| US6631094B2 (en) | Semiconductor memory device having SRAM interface | |
| US6167544A (en) | Method and apparatus for testing dynamic random access memory | |
| JPH0756757B2 (ja) | メモリの電源投入後の制御装置 | |
| KR102345226B1 (ko) | 반도체 장치 | |
| US20060285379A1 (en) | Memory device with programmable parameter contoller | |
| JP3096371B2 (ja) | 情報処理装置の制御方法 | |
| JP2616005B2 (ja) | 半導体メモリの組込み検査回路 | |
| JP2563715B2 (ja) | ダイナミック型記憶装置 | |
| US6584024B2 (en) | Memory testing | |
| JPH02224044A (ja) | プログラム記憶装置 | |
| JPH01173495A (ja) | リードオンリメモリの電源投入後の制御方式 | |
| JP2794717B2 (ja) | ディジタル素子モデリング装置 | |
| JPH04139552A (ja) | メモリカード |