JPH03268331A - ベース変調形バイポーラ・トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、負性抵抗特性を有するベース変調形バイポ
ーラ・トランジスタに関するものである。

［従来の技術及びその問題点］ 従来、負性抵抗特性を有する三端子デバイスタイプのベ
ース変調形バイポーラ・トランジスタとして、第７図に
示すような平面構造をもち、第８図に示すような断面構
造をもつ装置が提供されている。この第７図に示すよう
に、コレクタ領域に達する貫通ゲート領域をもつベース
変調形バイポーラ・トランジスタ装置における動作原理
については、同一出願人による特願平１−７７１２８号
に詳しく述べられている。

第７図及び第８図に示す従来の構成例によるベース変調
形バイポーラ・トランジスタにおいて、その貫通ゲート
領域部（８Ｃ）はゲート領域のゲート抵抗を下げ、特性
として次に示すような効果をもたらす。

ベース変調形バイポーラ・トランジスタの動作原理上、
ベース領域に注入された少数キャリヤの一部をゲート領
域が吸収し、それによってゲート電流が流れる。このゲ
ート電流によるゲート領域の電圧降下については、貫通
ゲート領域部を設けることによって低減しており、不安
定な負性抵抗特性が現れるのを防いでいる。又、ゲート
抵抗が減少するという点において、ゲート電流によるゲ
ート領域の充・放電時定数も速めることができるという
効果を有する。

しかしながら、第７図並びに第８図に示すように、貫通
ゲート領域部をもった従来のベース変調形バイポーラ・
トランジスタにおいて、貫通ゲート領域部（８Ｃ）近く
のエミッタ領域（７）に対しては、ベース・コンタクト
領域（６）からのベース電流が貫通ゲート領域部（８Ｃ
）を避けて流れるため、貫通ゲート領域近くのエミタツ
領域はほとんど働かず、チップ面積効率が悪く、強いて
は、応答性に対しても悪影響を及ぼす。又、コレクタ領
域（２）に達する貫通ゲート領域Ｈ（８Ｃ）の形成に際
し、その横方向に対する拡散も無視することができず、
同様に、チップ面積効率及び応答性に悪影響を与える。

さらには、貫通ゲートｆＲ域（８Ｃ）は、その横方向の
拡散からエミタツ領域（７）あるいはへ−ス・コンタク
トＲ域（６）の折れ曲がり部分に形成する必要があり、
貫通ゲート領域によりゲート抵抗を等分化することが難
しい等の問題があった。

［発明が解決しようとする課題Ｊ そこで、この発明は、コレクタ領域に達する貫通ゲーｈ
ａ域部を備えた従来技術におけるベース変調形バイポー
ラ・トランジスタの種々の問題点を解決し、三端子で動
作させるように構成した全（新しい構造のベース変調形
バイポーラ・トランジスタを提供することにある。

［課題を解決するための手段］ この発明は、上記する目的を達成するにあたって、具体
的には、第１の導電型の半導体材料からなるコレクタ領
域と、 前記コレクタ領域に対し、第１のＰＮ接合を介して形成
される第２の導電型の半導体材料からなるベース領域と
、 前記ベース領域に対し、第２のＰＮ接合を介して形成さ
れる第１の導電型の半導体材料からなるエミッタ領域と
を備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第２
のＰＮ接合を介して隣接する第１のベース領域と、前記
第１のベース領域から間隔を隔てて位置し、ベース電極
を取り出すべ（形成されるベース・コンタクト領域と、
前記第１のベース領域と前記ベース・コンタクト領域と
の間に形成される低不純物濃度の第２のベース領域とを
含み、前記第１のベース領域と前記ベース・コンタクト
領域との間における前記第２のベース領域内に、第１の
導電型を有するゲート領域を備え、前記コレクタ領域は
、前記ベース領域側において前記ベース領域を制限して
当該半導体装置上面部に達する上部コレクタ領域部分を
有し、前記ゲート領域は、その一部分が前記上部コレク
タ領域上に位置し、前記上部コレクタ領域との間にゲー
ト・コレクタ接続部を形成してなり、前記ベース・コン
タクト領域と前記エミッタ領域間を順バイアスに付勢し
、前記コレクタ領域を、前記ベース・コンタクト領域に
対し、逆バイアス状態に付勢して、前記第２のベース領
域を流れるベース電流を変調させ、負性抵抗特性を有す
る出力を得るようにしたベース変調形バイポーラ・トラ
ンジスタを構成するものである。

［作　用］ 上記するように構成されるこの発明になるベース変調形
バイポーラ・トランジスタにおいて、ベース・コンタク
ト領域よりエミッタ領域に向けて流れるベース電流は、
貫通ゲート領域を迂回して流れることもなく、すべてゲ
ート領域直下を流れ、エミッタ領域が有効に働き、チッ
プの面積効率が非常によくなる。強いては、スイッチン
グスピードをも改善するものである。さらには、ゲート
領域のゲート抵抗を等分化した状態で極力削減できるた
め、チップのパターン設計の自由度が非常に広がり、小
信号用からパワー用に至るまで任意のベース変調形バイ
ポーラ・トランジスタに対し対応が可能となる。また、
ゲート領域の一部がコレクタ領域に達していることで、
ゲート領域がコレクタ領域と同電位に維持され、三端子
で動作させ得るものである。

［本発明の実施例］ 以下、この発明になるベース変調形バイポーラ・トラン
ジスタ（Ｂａｓｅ　Ｍｏｄｕｌａｔｉｏｎ　Ｂｉｐｏｌ
ａｒ　Ｔｒａｎｓｉｓｔｏｒ：　以下ＢＡＭＢＩＴと略
記する）ニツイテ、図面に示す具体的な実施例に基づい
て詳細に説明する。尚、この発明の詳細な説明において
、シリコンを半導体材料とした場合について、ＮＰＮ型
の半導体デバイスを例示的に説明する。しかしながら、
この発明は、他の化合物半導体を半導体材料として適用
することも可能であり、しかもＰＮＰ型の半導体デバイ
スに構成することも可能である。

この発明において、その第１の実施例になるＲＡＭＢＩ
Ｔについての概略的平面図を第１図に、さらに、その■
−■線に沿って拡大した概略的断面図を第２図に、■−
■線に沿って拡大した概略的断面図を第３図に各々示す
。第１図、第２図及び第３図に示す例において、まず、
Ｎ゛高不純物濃度基板（１）の上にＮ−コレクタ層（２
）を１０　　原子／Ｃ−程度の不純物濃度で、約５〜１
５μｍ程度の厚みに気相成長させる。続いて、前記Ｎ−
コレクタ層（２）の上面にＰ−ベース層（３）を１０　
　原子／ｃｄ程度の不純物濃度で約１〜３μｍ程度の厚
みにエピタキシャル成長させる。次に、Ｐ−ベース層を
ベース領域として、Ｎ−コレクタ層（２）と分離するた
めのＮ゛の上部コレクタ領域（４）を、不純物濃度１０
　　原子／−程度に拡散あるいはイオン注入により形成
する。アイソレーションされたＰ−ベース領域（３）の
一部にＦベース領域（５）を１０　　ｉ子／Ｃ−程度の
不純物濃度に拡散あるいはイオン注入を行う。このＹベ
ース領域（５）を第１のベース領域とし、Ｐ−ベース領
域（３）を第２のベース領域とする。次に、前記Ｐ−ベ
ース領域（３）に対して、前記第１のベース領域（５）
からＰ−ベース領域（３ａ）を隔てて、Ｆベース・コン
タクト領域（６）を形成する。前記Ｆベース・コンタク
ト領域（６）は、前記第１のＦベース領域（５）と同時
に形成してもよい。一方、前記Ｙベース領域（５）及び
前記Ｐ゛ベースコンタクト領域（６）は、共に、前記Ｎ
−コレクタ層（２）に達する深さのものであってもよい
し、場合によっては、前記Ｎ−コレクタ層（２）に達し
ない深さのものであってもよい。続いて、Ｎ゛エミツタ
領域７）をＰ゛ベース領域５）の内部に所望の電流増幅
率ｈｐとなるように、不純物濃度及び深さを選定して形
成する。引き続いて、Ｎ゛第１ゲート領域部（８Ａ〉を
Ｐ゛ベース領域５）とＰ゛ベースコンタクト領域６）で
囲まれたＰ−ベース領域（３）内に、Ｆベース領域（５
）を取り囲むように拡散あるいはイオン注入により形成
する。この発明では、ゲート領域（８）は、前記第２の
ベース領域（３）内にあって、全体的には前記コレクタ
領域（２）に達しない態様において、部分的には前記上
部コレクタ領域（４）に達しないゲート領域部分（８Ａ
）と、前記上部コレクタ領域（４）に達する第２のゲー
ト領域部（８Ｂ）とによって構成されている。図に示す
例において、エミッタ領域（７）を含んだＹベース領域
（５）と、Ｆベース・コンタクト領域（６）がゲート領
域（８Ａ）を挟んで独立しており、ゲート領域（８Ａ）
は、ＢＡｌｆＢＩＴを三端子で動作させるため、上部の
コレクタ領域（４）にまで至り、その端末部分であるゲ
ート領域（８Ｂ）において前記コレクタ領域と接続され
ている。また、第１図、第２図及び第３図に示す実施例
では、エミッタ領域（７）及びＹベース・コンタクト領
域（６）は複数個有り、各々、配線材料により並列接続
されている。図中、参照符号（９）は、酸化膜を示す。

一方、この発明では、周知の技術によりＹベース・コン
タクト領域（６）、Ｎ゛エミツタ領域７）に対して、た
とえば、アルミニウム等の所望の金属材料によって電極
を形成する。各電極は、Ｙベース・コンタクト領域（６
）に対するベース電極（１０）、エミッタ領域（７）に
対するエミッタ電極（１１）及びコレクタ領域（１）に
対するコレクタ電極（１２）とによって構成される。

ついで、上記するように、上部コレクタ領域（４）に達
するようなゲート領域部（８Ｂ）を備えているＢＡＭＢ
ＩＴの動作原理について説明する。まず、キャリヤの動
きは以下に示すようになる。Ｐ°ベース・コンタクト領
域（６）及びエミッタ領域（７）を順バイアス状態にし
、Ｐ゛ベースコンタクト領域（６）及びコレクタ領域（
２）を低逆バイアス状態にする。このようにすると、エ
ミッタ領域（７）からＰ゛ベース領域５）へと少数キャ
リヤである電子が吸収され、そのほとんどが通常のトラ
ンジスタと同様にコレクタ領域（２）へと引き込まれ、
内部コレクタ電流１ｃｒとなり、一部が第１のゲートａ
域部（８Ａ）に吸収され内部ゲート電流ＩＯ＋となる。

又、一部の電子は、Ｐ−ベース領域（５）あるいはＰ−
ベース領域（３）からＦベース・コンタクト領域（６）
にかけて再結合する。この電子と再結合した多数キャリ
ヤであるホールを補足するためＦベース・コンタクト領
域（６）よりホールがＰ−ベース領域（３）へ注入され
る。この結果、ゲート領域部（８Ａ）直下をベース電流
！Ｂが流れることになる。この状態から、徐々にコレク
タ領域（２）とＦベース・コンタクト領域の逆バイアス
を増加していくと、ゲート領域（８Ａ）における端末部
分であるゲート領域（８Ｂ）と上部コレクタ領域（４）
とがゲート・コレクタ接続部（Ｃ，Ｐ）において接続さ
れているがために、ゲート領域（８Ａ）にもコレクタ領
域（２）とほぼ同じ逆バイアスが加わることになる。そ
して、ゲート領域（８Ａ）及びコレクタ領域（２）より
Ｐ−ベース領域（３）へと空乏層が侵入して来る。この
結果、エミッタ領域（７）より注入されている電子が、
ゲート領域（８＾）及びコレクタ領域（２）に吸収され
る割合が各々増えてきて、内部ゲート電流ＩＧｉと内部
コレクタ電流ＩＣ１に対する電流増幅率を増加させる。

一方、Ｆベース・コンタクト領域（６）より注入されて
いる多数キャリヤであるホールに対しては、自由電荷領
域が狭くなり、電流増幅率が増加する以上にホールによ
る注入を抑止して再結合電流を減少させる。かかる作用
により、コレクタとベース間の逆バイアス電圧に対し、
Ｙベース領域（３）が変調を来し、ベース電流］Ｂが変
調され、増幅された内部コレクタ電流ｌＣＩ及び内部ゲ
ート電流１Ｇ＋が負性抵抗特性を示し、出力となる内部
コレクタ電流（ｃｒと内部ゲート電流Ｊａｒとの和であ
る出力コレクタ電流１ｃが負性抵抗特性を示す。そして
、さらに、コレクタとベース間の逆バイアス電圧を増加
させると、Ｐ−ベース領域〈３〉が多数キャリヤである
ホールに対してピンチ・オフされ、ベース電流ＩＢ及び
コレクタ電流ＩＣは遮断される。

この発明になるＢＡＮＢＩＴに関連して、同一出願人の
出願にかかる特願平１−７７１２８号には、ゲート領域
のゲート抵抗を削減し、三端子デバイスとしてのＢＡＭ
ＢＩＴを目的としたコレクタ領域に達する貫通ゲート領
域部を備えたＲＡＭ旧Ｔについて詳細に述べられている
。しかしながら、この従来例になるＢＡＭＢＩＴは、以
下に示す問題点を有している。

この従来例になるＢＡＮＢＩＴについて第７図に示す平
面図及び第８図に示す概略的断面図にもとづいて若干説
明する。第７図に示す従来例になるＢＡＭ旧Ｔにおいて
は、ゲート領域（８Ａ）が少数キャリヤを吸収し、内部
ゲート電流ＩＧｉが流れる。そして、このゲート電流（
ａ＋によるゲート領域（８Ａ）の電圧降下をできるだけ
下げ、不安定な負性抵抗特性をなくし、スイッチング・
スピードを速めるため、さらには、ＢＡＭＢＩＴを三端
子て動作させるため、コレクタ領域（２）に達する貫通
ゲート領域（８Ｃ）を設けている。

しかしながら、第７図の従来例においては、ベース領域
（６）からエミッタ領域（７）へ至る電流は、貫通ゲー
ト領域部（８Ｃ）を避けて流れる。このため、例えば第
７図において符号（Ｍ）で示す部分のように、貫通ゲー
ト領域部（８Ｃ）近辺のエミッタ領域は、ベース電流の
電位降下のため、あまり働かなくなる。従って、チップ
全体としての面積効率が悪くなり、強いては、不要な接
合面積のため、接合容量が大となり、スイッチング・ス
ピードも遅くなる。また、貫通ゲート領域部（８Ｃ）は
、コレクタ領域（２）に至らせるため、その形成の際に
は横方向の拡散も無視することができず、パターン状の
貫通ゲート領域部（８Ｃ）の面積よりも拡散後の面積の
方が大きくなり、最小線幅として形成されるべきゲート
長を越えてしまう。従って、これも前述したのと同様に
、チップの面積効率やスイッチング・スピードに対して
悪影響を及ぼす。

さらには、貫通ゲート領域部（８ｃ）は、第７図に示す
例においては、エミッタ領域（７）やベース領域（６）
の折り返し点に形成しないと、前記したように貫通ゲー
ト領域部（８Ｃ）のふくらみのために、パターン設計が
難しく、一方、折り返し点に貫通ゲート領域部（８Ｃ）
を形成すると、第７図から明らかなように、貫通ゲート
領域部から他の貫通ゲート領域部に至るゲート長が均等
でなくなり、これもまた、特性上好ましくない等の問題
点を生じた。

このような従来例になるＢＡ旧１１Ｔの問題点に対し、
第１図に示す本発明の第１の実施例では、上記問題点を
次のように解決している。まず、三端子デバイスとして
ＢＡＭＢＩＴを動作させるために、ゲート領域（８八）
は、ゲート領域の端末部（８Ｂ）でもって上部コレクタ
領域（４）とゲート・コレクタ接続部（Ｃ，Ｐ）におい
て接続されている。その結果、エミッタ領域を含んだＦ
ベース領域（５）とｇベース・コンタクト領域（６）は
、ゲート領域（８Ａ）により分離されている。このため
、各分離された領域の接続が配線により、ベース・コン
タクト領域（６）からエミッタ領域（７）に至るベース
電流は、各領域共、コレクタ領域（４）に面した端面を
除いて、各領域幅を有効に流れ、チップの面積効率が従
来例に比べ非常によくなり、スイッチング・スピードも
向上する。また、第１図から明らかなように、ゲート領
域（８Ａ）もまた各々が独立して同一長に形成されるた
め、従来例のような貫通ゲート領域部により、分割され
たこととなるゲ・−ト領域のゲート抵抗のバラツキもな
くなる。そして、ゲート抵抗をより削減するためには、
第１図に示したＦベース領域（５）とＦベース・コンタ
クト領域（６）とＰ−ベース領域（３）を含んだベース
領域全体の幅ｗｎをさらに短くして、ゲート幅を短くす
れば、容易にゲート抵抗を下げることができる。また、
出力電流値を決定するには、独立しているベース・コン
タクト領域やエミッタ領域の数を変化させればよい。従
って、エミッタ領域数１本から数千水に至るまで、出力
電流に応じ任意に設計することかできる。

さらに、この発明では、従来例で問題となった貫通ゲー
ト領域部形成による横方向の拡散の問題についても解決
するものであり、チップの面積効率もさらによくなる。

次いで、第４図に示すこの発明の第２の実施例になるＢ
ＡＭＢｉＴの構成について説明する。第２の実施例にな
るＢＡＭＢＩＴは、ゲート抵抗をより下げるため、Ｐ゛
ベース領域？ベースムコンタクト領域とＰ−ベース領域
を含んだベース領域全体をも分割したものであり、ゲー
ト抵抗が第１の実施例に比べ１／２になっている。この
ようにベース領域全体をも分離、独立することで、単に
ゲート抵抗を減らすため、第１の実施例でのべたベース
領域幅ＩＪａを短くした場合に比べ、ゲート抵抗を下げ
ながらも、デバイス全体のパターン設計の自由度がより
向上する。すなわち、高出力パワー用ＢＡ？ＩＢＩＴ等
において、単一のベース領域であると素子が長方形にな
ってしまうが、２ベース領域とＰ゛ベースコンタクト領
域とＹベース領域を含んだベース領域全体を独立させて
複数個形成することで、ゲート抵抗を十分に下げても任
意の素子形状に設計できる。

次いで、この発明になるＢＡＭＢＩＴの第３の実施例を
第５図にもとづいて説明する。第５図に示す実施例は、
よりゲート抵抗を下げる目的において、ゲート領域（８
Ａ〉より４本のゲート領域技部を取り出し、その各端末
部（８Ｂ）において、上部コレクタ領域（４）と接続し
たものからなっている。このような形態のＢＡＭＢＩＴ
は、小信号用あるいは集積回路用等に対して効果的に適
合する。

さらに、この発明になるＢＡＭＢＩＴの第４の実施例を
第６図にもとづいて説明する。第６図に示す実施例は、
同一出願人の出願にかかる特願平１−７７１２９号の光
電変換素子に適用したもので、勿論、光入力に対して双
安定な電流、電圧出力を得るものである。この図におい
て、符号（１４）はホト・トランジスタ部の受光部、（
１５）はホト・トランジスタ部のエミッタ領域、（１６
）はグランド電極、（１７）は制御電極をそれぞれ示す
。

この発明では、その他に、貫通ゲート領域部との併用も
可能であり、ゲート領域をＭＯＳゲート構造にした場合
やショットキー接合した場合等にも適用することができ
、小信号用ＢＡＭＢＩＴからノくワー用ＢＡＭＢＩＴ、
ホトＢＡＭＢＩＴ、さらには集積回路に至るまでその応
用は上記実施例に限定されるものではない。

［実施例の効果１ 以上の構成になるこの発明のベース変調形バイポーラ・
トランジスタは、以下に示す数多くの作用効果を奏する
。

（ｉ）　　上部コレクタ領域にゲート領域を接続するこ
とで、エミッタ領域やＦベース・コンタクト領域を有効
に働かせることができ、チップの面積効率が上がるとと
もにスイッチング・スピードが非常に向上する。

（ｉｉ　）　　上部コレクタ領域にゲート領域を接続す
ることで、ゲート抵抗を極力削減することができる。

（ｉｉ）　　上部コレクタ領域にゲート領域を接続する
ことで、Ｐ゛ベース領域Ｐ−ベース領域、Ｙベース・コ
ンタクト領域を含んだベース領域全体を分離・独立させ
ることができ、ゲート抵抗を下げたまま、任意の素子形
状に設計することができる。

（ｉｖ）　　上部コレクタ領域にゲート領域を接続させ
る方法として、単にパターン上で行なえばよく、従来の
工程に対して追加される工程がない。

（ｖ）　　上部コレクタ領域にゲート領域を接続するこ
とで、三端子デバイスとして動作させることができる。

以上のように、この発明になる上部コレクタ領域にゲー
ト領域を接続したＢＡＭＢＩＴは、従来例と同様に、三
端子負性抵抗デバイスとして動作せしめ、よりゲート抵
抗値が下げられ、スイッチング・スピードを高速にし、
小信号から高周波高出力あるいは高出力高速メモリー用
等として、さらには集積回路に至るまでその効果の程は
多大である。

【図面の簡単な説明】

第１図は、この発明になるベース変調形バイポーラ・ト
ランジスタの具体的な第１の実施例を示した概略的平面
図、 第２図は、第１図における■−■線に沿った概略的断面
図、 第３図は、第１図におけるＩ−ＩＩＩ線に沿った概略的
断面図、 第４図は、当該ＢＡＭＢＩＴの第２の実施例を示す概略
的平面図、 第５図は、当該ＲＡＭＢＩＴの第３の実施例を示す概略
的平面図、 第６図は、当該ＢＡＭＢＩＴの第４の実施例を示す概略
的断面図、 第７図は、従来例になるＢＡＭＢＩＴを示す概略的平面
図、 第８図は、第７図における■−■線に沿った概略的断面
図である。 （１）、（２）・・・・・・コレクタ領域（３）・・・
・・・第２のベース領域 （４）・・・・・・上部コレクタ領域 （５）・・・・・・第１のへ−ス領域 （６）・・・・・・ベース・コンタクト領域（７）・・
・・・・エミッタ領域 （８Ａ）・・・・・・ゲート領域 （８Ｂ）・・・・・・ゲート領域端末部（９）・・・・
・・酸化膜 （１０）・・・・・・ベース電極 （１１）・・・・・・エミッタ電極 （１２）・・・・・・コレクタ電極 （１４）・・・・・・ホト・トランジスタ部の受光部（
１５）・・・・・・ホト・トランジスタ部のエミッタ領
域 （１６）・・・・・・グランド電極 （１７）・・・・・・制御電極

Claims (1)

1. 【特許請求の範囲】 第１の導電型の半導体材料からなるコレクタ領域と、 前記コレクタ領域に対し、第１のＰＮ接合を介して形成
   される第２の導電型の半導体材料からなるベース領域と
   、 前記ベース領域に対し、第２のＰＮ接合を介して形成さ
   れる第１の導電型の半導体材料からなるエミッタ領域と
   を備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第２
   のＰＮ接合を介して隣接する第１のベース領域と、前記
   第１のベース領域から間隔を隔てて位置し、ベース電極
   を取り出すべく形成されるベース・コンタクト領域と、
   前記第１のベース領域と前記ベース・コンタクト領域と
   の間に形成される低不純物濃度の第２のベース領域とを
   含み、前記第１のベース領域と前記ベース・コンタクト
   領域との間における前記第２のベース領域内に、第１の
   導電型を有するゲート領域を備え、前記コレクタ領域は
   、前記ベース領域側において前記ベース領域を制限して
   当該半導体装置上面部に達する上部コレクタ領域部分を
   有し、 前記ゲート領域は、その一部分が前記上部コレクタ領域
   上に位置し、前記上部コレクタ領域との間にゲート・コ
   レクタ接続部を形成してなり、前記ベース・コンタクト
   領域と前記エミッタ領域間を順バイアスに付勢し、前記
   コレクタ領域を、前記ベース・コンタクト領域に対し、
   逆バイアス状態に付勢して、前記第２のベース領域を流
   れるベース電流を変調させ、負性抵抗特性を有する出力
   を得るようにしたことを特徴とするベース変調形バイポ
   ーラ・トランジスタ。