JPH0756883B2 - 電気的接続の形成方法とこれを用いて形成される集積回路 - Google Patents

電気的接続の形成方法とこれを用いて形成される集積回路

Info

Publication number
JPH0756883B2
JPH0756883B2 JP2135690A JP13569090A JPH0756883B2 JP H0756883 B2 JPH0756883 B2 JP H0756883B2 JP 2135690 A JP2135690 A JP 2135690A JP 13569090 A JP13569090 A JP 13569090A JP H0756883 B2 JPH0756883 B2 JP H0756883B2
Authority
JP
Japan
Prior art keywords
conductor
insulator
electrical connection
aluminum
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2135690A
Other languages
English (en)
Other versions
JPH0430451A (ja
Inventor
敏彦 金山
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP2135690A priority Critical patent/JPH0756883B2/ja
Publication of JPH0430451A publication Critical patent/JPH0430451A/ja
Publication of JPH0756883B2 publication Critical patent/JPH0756883B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、例えば集積回路内で電気的な接続を行なう
方法とこれにより形成された集積回路に関するものであ
る。
(従来の技術) 第8図は、集積回路内で電気的な接続を行なうための従
来の方法を表わす。
この従来法で電気的接続を形成するには、同図でははじ
めに、基板1上に形成されている第1の導電体2の上に
絶縁体3を堆積する。その後で接続箇所に接続孔4を開
け、次にこの孔4に埋め込むように第2の導電体5を全
面に亙って形成し、更にこの上にフォトレジストを塗布
し、光学的な露光などを行なってレジストパターン6を
形成した後、これをマスクとして第2の導電体5をエッ
チングして、第1の導電体2を結ぶ電気的接続を形成す
る。
(発明が解決しようとする問題点) しかし、従来の方法では、多層の配線を一度作製した後
にこの間の電気的接続を形成するのは不可能であり、し
たがって、多層配線を形成する都度、接続箇所に接続孔
を形成して配線相互を電気的に接続する必要があり、こ
のため複雑な工程を必要とする。
また、以上のように形成した接続孔に第2の導電体を埋
め込むには、バイアススパッタやタングステンやアルミ
ニウムの選択堆積などの方法が試みられているが、何れ
の方法においてもアスペクト比(孔の深さ/孔径の比)
の大きな接続孔を確実に埋め込める方法は存在しないな
どの難点がある。
更に、接続孔を形成する際に、第1の導電体の表面に形
成されている絶縁体を取り除くためにエッチングする必
要があるが、このエッチングにより既に形成されている
トランジスタが損傷を受ける危険性がある。
また、以上の方法では第2の導電体に配線パターンを形
成する際にも、接続孔と正確に位置合わせを行なわねば
ならず、このため接続孔の大きさや配線の幅、間隔を十
分に大きく取っておく必要があり、これらがマイクロプ
ロセッサやカスタムICのような複雑な構造をもつ集積回
路の集積度を決定する要因の一つになっている。
更に、層間の接続を形成した後には第8図に示すように
その表面に凹凸ができており、これ以降の工程を進める
上で問題となっている。
また、多層配線の配線層間のように、基板に垂直な方向
の電気的接続を行なうにも、従来は第8図に示すような
工程が取られていたが、この時は上記の欠点のほかに、
配線構造の作り上げた後に接続を行なう方法が存在しな
いので、多層配線を作製すると同時に必要な電気的接続
を全て形成しておかなければならないという問題点があ
った。
上記のように、集積回路の集積度を向上させるために、
占有面積の小さな電気的接続を表面の平坦さを保ったま
ま、少ない工程数で作製する方法が必要とされていた。
また、ASIC(Application Specific Integrated Circui
t)のようなカスタムICの作製や配線の不良箇所の救済
のために、集積回路の配線構造を形成した後に電気的接
続を行なえる方法の出現が望まれている。
そこで、この発明の目的は上記問題点を除去し、占有面
積の小さな電気的接続を表面の平坦さを保ったまま、少
ない工程数で、集積回路の配線構造を形成した後に作製
する方法とこれによって形成された集積回路を提供する
ことにある。
(問題点を解決するための手段) 以上の問題点を解決するために、この発明では絶縁体と
導電体が積層された構造にイオン注入を行なって、上記
導電体と接する上記絶縁体内部に導電性の領域を作製す
る方法とこの方法を利用して作成した集積回路を提案す
るものである。
なお、この発明では絶縁体と導電体が予め積層された構
造にイオン注入を行なって、この絶縁体に導電性の領域
を作製し、前記の導電体間に電気的な接続を形成する
が、このとき注入するイオンのエネルギーは、大部分の
イオンが導電体を貫通して絶縁体に注入されるように選
ぶのが望ましい。
(作用) この発明の原理を第1図に従って説明する。即ち、導電
体2と絶縁体3を第1図(a)のように積層して導電体
2側から絶縁体3側に向けてイオン注入を行なうと、絶
縁体3内にイオン自身が注入されると同時に、イオンが
注入された領域に導電体を構成する原子が絶縁体原子と
混じり合う、所謂導電体原子と絶縁体との混合効果が生
じ、この混合効果により絶縁体に効果的に導電性が付与
される。これは、上述のように注入するイオンのエネル
ギーを、大部分のイオンが導電体を貫通して絶縁体に注
入するように選択すると、絶縁体3内の結合が破壊さ
れ、格子欠陥が生じ、導電体原子が絶縁体3内に拡散し
易くなり、その結果絶縁体3内に拡散、混合した導電体
原子が絶縁体3に導電性を付与するものと推定される。
この発明では、上述のように導電体原子が絶縁体内に混
合する効果と注入イオン自身の効果の重畳により絶縁体
3に効果的に導電性を付与させることができるのである
が、一般に注入されたイオン自身の効果と上記の混合効
果はその作用が第1図(b)に示すように、混合効果は
導電体2と接する絶縁体3の界面で最大となるのに対
し、注入されたイオン自身の効果は、イオンが絶縁体の
内部に入り込んでいるために絶縁体内部で最大となる。
この事実が電気的接続の形成に極めて有効に働く。この
ため、イオン注入のみで絶縁体を導電化できる条件でイ
オン注入を行なっても、絶縁体3の界面付近には導電性
が必ずしも付与されない。従って、イオン注入後に導電
体を積層しても電気的接続は形成されない。絶縁体と導
電体が積層された構造にイオン注入を行なうことにより
はじめてこの2つの作用を同時に生じさせることがで
き、電気的接続を形成できる。
更に、イオン注入中に加熱すると、上記混合現象がより
進行し易くなる。このときの加熱温度は導電体と絶縁体
の熱拡散に要する温度よりも格段に低い温度でも顕著な
効果がある。
また、イオン注入中の加熱よりも効果は劣るものの、イ
オン注入後に熱処理を行なっても熱的な拡散により上記
の混合効果を更に進行させることができる。これは、イ
オン注入された部分には格子欠陥が多く形成されている
ため、熱拡散が起こり易くなっていることによるものと
推定される。
この発明においては、注入するイオンとして金属原素の
イオンを使用することが、絶縁体に導電性を与えるに効
果が大きい。このうち、特にチタンやアルミニウムのよ
うな化学的に活性な金属原素は、絶縁体の化学結合を効
果的に変化させられるため、有効である。また、これら
の元素は比較的原子量が小さく、絶縁体に同じエネルギ
ーで注入されたときに重元素よりも飛程が長いので厚い
導電領域を形成できる点でも有利である。
この発明の方法は、原理的には種々の絶縁体に有効であ
る。特に、窒化シリコンに対して効果が大きい。その理
由は、窒化シリコンは良好な絶縁体であるに拘らず、電
子のバンドギャップが5eV程度と比較的小さく、組成や
原子結合状態の変化で導電性が影響を受け易いためであ
る。
なお、窒化シリコンは集積回路やパッケージ基板の絶縁
体として広く用いられており、この発明はこの窒化シリ
コンに効果的に導電性の接続を形成できるので有用であ
る。
また、酸化シリコンを絶縁体として用いる場合にこの発
明を適用するに際しては、注入イオンにレニウムのイオ
ンを用いるのが特に有効である。これは、レニウム酸化
物が良い導電体であるためである。
この発明の方法を適用できる導電体の材料には、特にア
ルミニウムまたはアルミニウムを含む合金が効果的であ
る。その理由は、アルミニウムは導電性が高く、化学的
に活性で絶縁体の化学結合を効果的に変化させられるた
めである。なお、アルミニウムまたはアルミニウムを含
む合金は、現在集積回路内に広く使われている配線材料
であり、この点からもこの発明の有用性は高い。
第2図(a)〜(f)は、この発明の実施態様の一例を
示すものである。
第2図(a)は、基板1上に部分的に導電体2、2′を
形成し、更にその上に絶縁体3を形成し、絶縁体3上か
らイオン注入を行なうものであるが、この発明では上述
のように導電体2と接する絶縁体3の内部に導電領域が
形成されるので、導電体2、2′間に導電領域7が形成
され、電気的接続が行なわれる。
第2図(b)は、基板1上に絶縁体3を形成し、その上
に部分的に導電体2、2′を形成し、この上からイオン
注入を行なうものであるが、この場合においても前記同
様に、絶縁体3内に導電2、2′間を接続する導電領域
7が形成される。
なお、この発明の方法が特に有効なのは、第2図(c)
のように導電体2、2が絶縁体を挟んで積層されている
ときである。この場合は、導電体原子と絶縁体の混合が
上下の2つの界面で同時に進行するため、導電性が一層
効果的に増加する。この第2図(c)の方法を用いる
と、第8図の従来技術のような複雑な工程を用いなくと
も、簡単な工程で微細な層間接続を高精度に形成でき
る。
また、この発明の方法では表面がほぼ平坦に保たれるこ
とができることも大きな特長である。
この発明の方法を適用するには、導電体は絶縁体と積層
されていればよく、配線形状などに予め整形されている
必要はない。しかし、予め配線形状にパターニングされ
ていると、イオン注入部分を厳密に特定しなくとも所望
の部分のみに電気的接続を形成できる。これは、第2図
(d)のように、イオンの照射量を適当に選ぶと、導電
体が存在する部分のみで、イオン注入と導電体原子の混
合効果の重畳により導電領域を形成し、導電体が積層さ
れていない部分では絶縁性を保持することができるから
である。
この発明を適用するには、所望の場所に電気的接続を形
成するために、集束イオンビームや適当なマスクを用い
てイオン注入する部分を特定するのがよい。この場合、
第2図(e)のようにこの発明のイオン注入により導電
体のパターン形成を行なうことができるという、もう一
つの特長が発生する。
これを行なうには、イオン注入の後に絶縁体と混合した
導電体のみを残して導電体を除去すればよい。絶縁体と
混合した導電体は、元の導電体と化学的な性質が異なる
ために適当なエッチング方法を用いれば、このような選
択的なエッチングが行なえる。
イオン注入の場所を特定するためのマスクには、金属の
孔開きマスクや基板上に塗布したフォトレジストなどの
種々の公知の方法を使用できる。特に有用な材料には酸
化シリコンを挙げることができる。即ち、酸化シリコン
は耐熱性が高いので高濃度のイオン注入を行なっても変
形を来さず、マスク材料に適している。
また、酸化シリコンはイオン注入後に弗酸系のエッチン
グ液やCF4やSF6などのプラズマエッチングで容易に除去
できる。
また、酸化シリコンは集積回路で広範に使用されている
物質であり、汚染源とならない点でも好適である。さら
に、光学的に透明であるため、フォトリゾグラフィでマ
スクパターンを形成するときの位置合せを容易に行なう
ことができる。
酸化シリコンは、スパッタやCVD(Chemical Vapour Dep
osition、化学気相堆積法)など、種々の方法で容易に
堆積することができるが、特にシリコンアルコキシドな
どの有機シリコン化合物の有機溶媒溶液を塗布し加熱焼
成して形成する方法が簡便で有効である。このような塗
布膜は、SOG(Spin on Glass)としてよく知られている
が、適当な温度で焼成すれば高濃度のイオン注入にも変
形を来さないので、マスク材料として優れている。
この発明の方法で作成した集積回路は、工程が簡単で作
製し易いという特長を有し、特にこの発明の集積回路の
構成は、従来の公知の方法で配線構造を一旦作り上げた
後に、更にこの発明の方法で電気的接続を追加できるの
で、設計変更が容易で、ASIC(Application Specific I
ntegrated Circuit)などのカスタムICに最適である。
特に、第2図(f)のようにイオン注入のエネルギーを
適当に選べば、特定の配線間のみを電気的に接続した
り、配線層内と層間の接続を同時に行なうことができ
る。更に、集積回路の最上表面に保護膜を施した後に内
部の配線を相互に接続できるので、設計・作製工程の自
由度が極めて大きい。
(実施例) 実施例1 窒化シリコンの上に厚さ120nmのアルミニウムを積層し
た構造の試料を約200℃に加熱しながら400keVのチタン
イオンを注入した。イオン注入後、表面のアルミニウム
層を、リン酸85:硝酸5:酢酸5:水5の組成の液でエッチ
ングして取り除いた。この液で、窒化シリコンと混合し
たアルミニウムを残して未反応のアルミニウムを選択的
に除去できた。即ち、この実施例によればアルミニウム
のパターン形成を予め行なわなくても、場所を特定して
イオン注入した後に選択エッチングすれば、一挙に配線
パターンを形成できる。
第3図は、以上により形成された導電領域のシート抵抗
率を、チタンイオンの注入量に対してプロットした図で
あり、右側の縦軸は、シート抵抗率から算出した形成さ
れた導電領域の抵抗率である。
なお、同図中点線はアルミニウムを積層せずに窒化シリ
コンのみにチタンイオンを注入した場合の結果を示して
いる。
図のように、アルミニウムを積層した場合には2×1017
/cm2以上の注入量で窒化シリコンに導電性が発生して
いる。この時、表面のアルミニウムの一部が窒化シリコ
ンと混合してAlSixNyの化合物ができることをオージェ
電子分光法により確かめた。
これに対し、アルミニウムを積層せずに窒化シリコンの
みにチタンイオンを注入した場合には、導電性を付与す
るのに5×1017/cm2以上の注入量を要しており、アル
ミニウムの積層が効果的であることが明らかとなった。
更に、アルミニウムを積層しなかった場合には、導電領
域は形成されているものの窒化シリコンの内部に形成さ
れているので、その電気抵抗を測定するために表面の窒
化シリコンを弗酸で除去する必要があった。また、窒化
シリコン内部に導電領域が形成されるため、チタンイオ
ンの注入後単に窒化シリコン表面にアルミニウムを積層
しただけでは、電気的接続を形成できない。
これに対して、この発明ではアルミニウムと接する窒化
シリコンの界面内部に導電領域が形成されるため、窒化
シリコンにアルミニウムを積層した後、イオン注入を行
なうだけで、アルミニウムとの電気的接続が簡単に形成
できる。なお、この事実を利用すれば、第2図(a)や
(b)のように導電体が部分的形成されているときにこ
れを含む領域にイオン注入して埋め込み導電領域で導電
体間を極めて簡単に電気的に接続できる。
第4図は、同じアルミニウムと窒化シリコンの積層構造
に400keVのチタンイオンを注入したときの表面の盛り上
がりを測定した結果を示すもので、これより明らかなよ
うにこのような高濃度の注入を行なっても表面の盛り上
がりは数10nm以下に留まり、この発明の方法で表面をほ
ぼ平坦に保ったまま電気的接続を形成できた。
また、イオン注入中に試料加熱を行わなかった場合に
も、導電領域の形成は可能であったが、抵抗率は200℃
に加熱した場合のほぼ1.4倍であった。
実施例2 実施例1のアルミニウムと窒化シリコンを積層した構造
で、注入イオンをチタンに替えてアルミニウムを用いて
もほぼ同様に導電領域を形成できた。但し、この時に
は、同じ導電率を得るために、チタンの約2.5倍の注入
量を必要とした。この相違は、チタンの窒化物が導電性
の良い金属であるのに対し、アルミニウムの窒化物が半
導体であるため、良い導電性を得るために必要なアルミ
ニウムの濃度が相対的に多くなることに起因する。
実施例3 実施例1のアルミニウムとの積層構造で絶縁体を窒化シ
リコンから酸化シリコンに替えても、チタンイオン注入
で導電領域を形成できた。但し、導電領域の形成に必要
な注入量は約1×1018/cm2と可なり大きなものとなっ
た。そこで、注入イオンをレニウムに変更したところ、
3×1017/cm2以上の注入量で導電領域を形成できた。
また、6×1017/cm2の注入量でのシート抵抗率はほぼ1
kΩであった。
実施例4 スパッタで堆積した200nm厚の窒化シリコン層の上下を1
00nm厚のアルミニウムで挟んだ構造の試料について、こ
の上に、有機シリコン化合物の液体(東京応化工業株式
会社製、製品名OCD)をスピン塗布し、300℃で焼成して
厚さ1.5μmの酸化シリコン膜を形成し、これをイオン
注入マスクとして用いた。この酸化シリコンには通常の
フォトリソグラフィ工程で5μm角の開口部を設け、次
に試料を約150℃に加熱しながら、開口部を通して400ke
Vのチタンイオンを注入し、上下のアルミニウム層間の
電気抵抗を測定した。その結果は第5図に示す通りであ
った。
この結果からも明らかなように、チタンイオンの注入量
が2×1017/cm2以上で上下のアルミニウム層間を電気
的に接続できた。注入量が3×1017/cm2以上では接続
抵抗が10Ωを下回る低い値になっている。
第6図は、この構造の試料にチタンイオンを注入した後
に熱処理を行なった効果を示す図である。このように、
イオン注入後の熱処理で電気抵抗が低下するが、その効
果はイオン注入中の加熱に比較すると小さい。
なお、上層のアルミニウムを堆積せずに、窒化シリコン
にチタンイオンを注入し、その後に上層のアルミニウム
を堆積して上記構造の試料を作成したときには、第5図
に示した注入量の範囲でも上下のアルミニウム層間に電
気的接続は形成されなかった。したがって、これからも
窒化シリコンの上下にアルミニウムを積層した構造にイ
オン注入することのの有効性が明らかになった。但し、
この場合でも上層のアルミニウムの堆積後に500℃で熱
処理を行なうと、電気的導通が発生した。また、チタン
イオンの注入量を8×1017/cm2と増すことによっても
電気的接続が可能となった。
実施例5 第7図は、実施例4の試料に、チタンイオンに替えて30
0keVのシリコンイオンを注入したときの上下のアルミニ
ウム層間の電気抵抗を表わしている。
このように、シリコンイオンを用いても電気的接続を形
成できる。しかし、その抵抗値はチタンイオン注入の場
合よりも大きく、チタンのような化学活性の高い金属イ
オンが電気抵抗を低下させるのに有効であることを示し
ている。また、同じ構造の試料に400keVのArイオンを注
入しても第7図とほぼ同じ電気抵抗を得ることができ
た。但し、必要な注入量は8×1017/cm2と増加した。
実施例6 実施例4の構造で、導電体の材料をアルミニウムから砒
素を高濃度に添加した多結晶シリコンに替えても、チタ
ンイオン注入で電気的接続を形成できた。これに必要な
チタンイオンの注入量は実施例4とほぼ同じであった
が、形成した接続の電気抵抗は第5図の値の約2倍とな
った。
(発明の効果) 以上詳述したように、この発明の方法によれば、従来の
ような複雑な工程を採らずに、簡単な工程で集積回路内
の電気的接続を形成できる。
また、この発明の方法は高いアスベスト比の接続を平坦
な表面を保ったまま形成でき、更にエッチングにより接
続孔を形成する必要がないために、トランジスタ等を損
傷する危険性がない。
また、この発明によれば基板表面に平行な方向と垂直な
方向の電気的接続を同じ工程で一挙に行なえるなどの特
長を有し、集積回路の作製に適用すれば著しい効果が得
られる。
【図面の簡単な説明】
第1図(a)(b)はこの発明の原理説明図、第2図
(a)〜(f)はこの発明の実施態様を示す図、第3図
は実施例1により製造した試料の電気抵抗率とチタンイ
オンの注入量との関係を示す図、第4図は実施例1によ
り製造した試料の表面の盛り上がりとチタンイオンの注
入量との関係を示す図、第5図は実施例4で製造した試
料の電気抵抗とチタンイオン注入量との関係を示す図、
第6図は実施例4においてチタンイオン注入後に熱処理
した場合の電気抵抗と熱処理温度との関係を示す図、第
7図は実施例4の試料に、チタンイオンに替えてシリコ
ンイオンを注入したときの電気抵抗とシリコンイオン注
入量との関係を示す図、第8図は従来の方法による電気
的接続形成方法を表わす図である。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】窒化シリコンからなる絶縁体と導電体とが
    積層された構造に、導電体側よりチタン或はアルミニウ
    ムのイオンを注入して、上記導電体と接する上記絶縁体
    内部に導電領域を形成することを特徴とする電気的接続
    の形成方法。
  2. 【請求項2】導電体が絶縁体を挟んで積層されているこ
    とを特徴とする特許請求の範囲第1項記載の電気的接続
    の方法。
  3. 【請求項3】イオン注入と同時に加熱することを特徴と
    する特許請求の範囲第1項記載の電気的接続の方法。
  4. 【請求項4】導電体がアルミニウム又はアルミニウムを
    含む合金であることを特徴とする特許請求の範囲第1項
    記載の電気的接続の方法。
  5. 【請求項5】導電体が部分的に形成されていることを特
    徴とする特許請求の範囲第1項記載の電気的接続の方
    法。
  6. 【請求項6】酸化シリコンからなる絶縁体と導電体とが
    積層された構造に、導電体側よりレニウムのイオンを注
    入して、上記導電体と接する上記絶縁体内部に導電領域
    を形成することを特徴とする電気的接続の形成方法。
  7. 【請求項7】導電体がアルミニウム又はアルミニウムを
    含む合金であることを特徴とする特許請求の範囲第6項
    記載の電気的接続の方法。
  8. 【請求項8】導電体が部分的に形成されていることを特
    徴とする特許請求の範囲第6項記載の電気的接続の方
    法。
  9. 【請求項9】窒化シリコンからなる絶縁体と導電体とが
    積層された構造に、導電体側からチタン或はアルミニウ
    ムのイオンを注入して上記導電体と接する上記絶縁体内
    部に電気的接続部を形成したことを特徴とする集積回
    路。
JP2135690A 1990-05-25 1990-05-25 電気的接続の形成方法とこれを用いて形成される集積回路 Expired - Lifetime JPH0756883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2135690A JPH0756883B2 (ja) 1990-05-25 1990-05-25 電気的接続の形成方法とこれを用いて形成される集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135690A JPH0756883B2 (ja) 1990-05-25 1990-05-25 電気的接続の形成方法とこれを用いて形成される集積回路

Publications (2)

Publication Number Publication Date
JPH0430451A JPH0430451A (ja) 1992-02-03
JPH0756883B2 true JPH0756883B2 (ja) 1995-06-14

Family

ID=15157637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135690A Expired - Lifetime JPH0756883B2 (ja) 1990-05-25 1990-05-25 電気的接続の形成方法とこれを用いて形成される集積回路

Country Status (1)

Country Link
JP (1) JPH0756883B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5289816B2 (ja) * 2008-04-25 2013-09-11 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922708A (en) * 1974-03-04 1975-11-25 Ibm Method of producing high value ion implanted resistors
JPS567286A (en) * 1979-07-02 1981-01-24 Hitachi Ltd Information writing system of magnetic bubble memory unit
JPS63299141A (ja) * 1987-05-28 1988-12-06 Mitsubishi Electric Corp 半導体装置の層間導通方法

Also Published As

Publication number Publication date
JPH0430451A (ja) 1992-02-03

Similar Documents

Publication Publication Date Title
CA1286795C (en) Fabrication of interlayer conductive paths in integrated circuits
US6271127B1 (en) Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
EP0147203B1 (en) Method of forming multilayer interconnections for a semiconductor device
KR940001889B1 (ko) 평탄화(平坦化) 표면을 가지는 반도체장치의 제조방법
KR100455380B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
JPH0756883B2 (ja) 電気的接続の形成方法とこれを用いて形成される集積回路
JPH07120655B2 (ja) 半導体装置およびその製造方法
JPS62250655A (ja) 半導体装置およびその製造方法
TW202036791A (zh) 由削減式製程形成的金屬互連結構
JPH0330992B2 (ja)
JPH0226053A (ja) 半導体装置の製造方法
JPH0224382B2 (ja)
KR100842669B1 (ko) 반도체 소자 및 그 제조 방법
JPH10214892A (ja) 半導体装置の製造方法
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
JPS59114824A (ja) 半導体装置の平坦化方法
JPH11119431A (ja) 金属パターンの形成方法
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
KR0130381B1 (ko) 반도체장치의 배선 형성방법
JP2727587B2 (ja) 多層配線法
JPS61183943A (ja) 電極配線法
TW396525B (en) Method for forming contact windows
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
JPH03224234A (ja) 多層積層回路における選択的にプログラム可能な相互接続
JPH05283533A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term