JPH0758113A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0758113A JPH0758113A JP20227793A JP20227793A JPH0758113A JP H0758113 A JPH0758113 A JP H0758113A JP 20227793 A JP20227793 A JP 20227793A JP 20227793 A JP20227793 A JP 20227793A JP H0758113 A JPH0758113 A JP H0758113A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- electrode pad
- barrier metal
- bump
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】この発明は、ピッチが狭く、微細な電極パッド
を用いたものでも、インナ−リ−ドとの必要な接着強度
が確保されたバンプを有する半導体装置を提供すること
を目的とする。 【構成】シリコン基板11の表面上に電極パッド12を設
け、この電極パッド12及びシリコン基板11の上にパッシ
ベ−ション膜13を設ける。このパッシベ−ション膜13に
前記電極パッド12の上に位置する開孔部13a を設ける。
この開孔部13a の平面形状は、四角形の枠状のもの、即
ち四角形の開孔の内側の一部にパッシベ−ション膜13を
残した形状とされている。この開孔部13a の内およびパ
ッシベ−ション膜13の上にバリアメタル14を蒸着させ
る。このバリアメタル14の上に、メッキによって金を成
長させることにより、バンプ15を形成している。従っ
て、バンプとインナ−リ−ドとの必要な接着強度を確保
することができる。
を用いたものでも、インナ−リ−ドとの必要な接着強度
が確保されたバンプを有する半導体装置を提供すること
を目的とする。 【構成】シリコン基板11の表面上に電極パッド12を設
け、この電極パッド12及びシリコン基板11の上にパッシ
ベ−ション膜13を設ける。このパッシベ−ション膜13に
前記電極パッド12の上に位置する開孔部13a を設ける。
この開孔部13a の平面形状は、四角形の枠状のもの、即
ち四角形の開孔の内側の一部にパッシベ−ション膜13を
残した形状とされている。この開孔部13a の内およびパ
ッシベ−ション膜13の上にバリアメタル14を蒸着させ
る。このバリアメタル14の上に、メッキによって金を成
長させることにより、バンプ15を形成している。従っ
て、バンプとインナ−リ−ドとの必要な接着強度を確保
することができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関する
ものであり、特に電極パッド上に形成された金メッキバ
ンプを有する半導体装置に使用されるものである。
ものであり、特に電極パッド上に形成された金メッキバ
ンプを有する半導体装置に使用されるものである。
【０００２】
【従来の技術】図５は、従来の半導体装置を示す平面図
であり、図６は、図５に示す５−５線に沿った断面図で
ある。シリコン基板１の表面上には電極パッド２が設け
られ、この電極パッド２及びシリコン基板１の上にはパ
ッシベ−ション膜３が設けられる。このパッシベ−ショ
ン膜３には前記電極パッド２の上に位置する開孔部３ａ
が設けられる。この開孔部３ａの平面形状は正方形であ
る。この開孔部３ａの内およびパッシベ−ション膜３の
上にはバリアメタル４が蒸着される。このバリアメタル
４の上には、メッキによって金を成長させることによ
り、バンプ５が形成される。
であり、図６は、図５に示す５−５線に沿った断面図で
ある。シリコン基板１の表面上には電極パッド２が設け
られ、この電極パッド２及びシリコン基板１の上にはパ
ッシベ−ション膜３が設けられる。このパッシベ−ショ
ン膜３には前記電極パッド２の上に位置する開孔部３ａ
が設けられる。この開孔部３ａの平面形状は正方形であ
る。この開孔部３ａの内およびパッシベ−ション膜３の
上にはバリアメタル４が蒸着される。このバリアメタル
４の上には、メッキによって金を成長させることによ
り、バンプ５が形成される。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、パッシベ−ション膜３に形成された開
孔部３ａによる段差によって、電極パッド２上に設けら
れたバリアメタル４の上面の中央部に窪みが生じる。こ
れにより、前記バリアメタル４の上に設けられたバンプ
５の上面の中央部においても窪みが生じる。この結果、
バンプ５の上面にインナ−リ−ドをボンディングする場
合、前記バンプ５上面の窪みによってバンプ５とインナ
−リ−ドとの接着面積が小さくなるという問題が生じ
る。この際、電極パッド２のピッチが広い場合は、バン
プ５上面の面積及びインナ−リ−ドの径それぞれが共に
大きいため問題となりにくい。しかし、電極パッド２の
ピッチが狭い場合は、バンプ５上面の面積及びインナ−
リ−ドの径それぞれを共に小さくする必要があるため、
バンプ５とインナ−リ−ドとの接着面積が小さくなるこ
とが問題となる。即ち、電極パッド２のピッチが狭い場
合は、バンプ５とインナ−リ−ドとの接着面積が小さく
なることによって、バンプ５とインナ−リ−ドとの必要
な接着強度を確保することができなくなる。
半導体装置では、パッシベ−ション膜３に形成された開
孔部３ａによる段差によって、電極パッド２上に設けら
れたバリアメタル４の上面の中央部に窪みが生じる。こ
れにより、前記バリアメタル４の上に設けられたバンプ
５の上面の中央部においても窪みが生じる。この結果、
バンプ５の上面にインナ−リ−ドをボンディングする場
合、前記バンプ５上面の窪みによってバンプ５とインナ
−リ−ドとの接着面積が小さくなるという問題が生じ
る。この際、電極パッド２のピッチが広い場合は、バン
プ５上面の面積及びインナ−リ−ドの径それぞれが共に
大きいため問題となりにくい。しかし、電極パッド２の
ピッチが狭い場合は、バンプ５上面の面積及びインナ−
リ−ドの径それぞれを共に小さくする必要があるため、
バンプ５とインナ−リ−ドとの接着面積が小さくなるこ
とが問題となる。即ち、電極パッド２のピッチが狭い場
合は、バンプ５とインナ−リ−ドとの接着面積が小さく
なることによって、バンプ５とインナ−リ−ドとの必要
な接着強度を確保することができなくなる。
【０００４】この発明は上記のような事情を考慮してな
されたものであり、その目的は、ピッチが狭く、微細な
電極パッドを用いたものでも、インナ−リ−ドとの必要
な接着強度が確保されたバンプを有する半導体装置を提
供することにある。
されたものであり、その目的は、ピッチが狭く、微細な
電極パッドを用いたものでも、インナ−リ−ドとの必要
な接着強度が確保されたバンプを有する半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段】この発明は、上記課題を
解決するため、電極パッドの上に設けられた絶縁膜と、
前記絶縁膜に設けられ、前記電極パッドの上に位置する
枠状の開孔部と、前記開孔部の内および前記絶縁膜の上
に設けられたバリアメタルと、前記バリアメタルの上に
設けられたバンプとを具備することを特徴としている。
解決するため、電極パッドの上に設けられた絶縁膜と、
前記絶縁膜に設けられ、前記電極パッドの上に位置する
枠状の開孔部と、前記開孔部の内および前記絶縁膜の上
に設けられたバリアメタルと、前記バリアメタルの上に
設けられたバンプとを具備することを特徴としている。
【０００６】また、電極パッドの上に設けられた絶縁膜
と、前記絶縁膜に設けられ、前記電極パッドの上に位置
する複数の開孔部と、前記開孔部の内および前記絶縁膜
の上に設けられたバリアメタルと、前記バリアメタルの
上に設けられたバンプとを具備することを特徴としてい
る。
と、前記絶縁膜に設けられ、前記電極パッドの上に位置
する複数の開孔部と、前記開孔部の内および前記絶縁膜
の上に設けられたバリアメタルと、前記バリアメタルの
上に設けられたバンプとを具備することを特徴としてい
る。
【０００７】
【作用】この発明は、絶縁膜に、電極パッドの上に位置
する枠状の開孔部を設け、この開孔部の内および前記絶
縁膜の上にバリアメタルを設ける。この際、前記開孔部
を枠状としているため、前記バリアメタルの上面に窪み
が生じることがなく、上面を平坦化することができる。
この結果、このバリアメタルの上に設けられたバンプの
上面も、平坦化することができる。したがって、バンプ
の上面にインナ−リ−ドをボンディングする場合、ピッ
チが狭く、微細な電極パッドを用いた半導体装置でも、
バンプとインナ−リ−ドとの必要な接着強度を確保する
ことができる。
する枠状の開孔部を設け、この開孔部の内および前記絶
縁膜の上にバリアメタルを設ける。この際、前記開孔部
を枠状としているため、前記バリアメタルの上面に窪み
が生じることがなく、上面を平坦化することができる。
この結果、このバリアメタルの上に設けられたバンプの
上面も、平坦化することができる。したがって、バンプ
の上面にインナ−リ−ドをボンディングする場合、ピッ
チが狭く、微細な電極パッドを用いた半導体装置でも、
バンプとインナ−リ−ドとの必要な接着強度を確保する
ことができる。
【０００８】また、絶縁膜に、電極パッドの上に位置す
る複数の開孔部を設けることにより、バリアメタルの上
面に窪みが生じることなく、上面を平坦化することがで
きる。したがって、バリアメタルの上に設けられたバン
プの上面も、平坦化することができる。
る複数の開孔部を設けることにより、バリアメタルの上
面に窪みが生じることなく、上面を平坦化することがで
きる。したがって、バリアメタルの上に設けられたバン
プの上面も、平坦化することができる。
【０００９】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１は、この発明の第１の実施例による半
導体装置を示す平面図であり、図２は、図１に示す１−
１線に沿った断面図である。シリコン基板１１の表面上
には電極パッド１２が設けられ、この電極パッド１２及
びシリコン基板１１の上にはパッシベ−ション膜１３が
設けられる。このパッシベ−ション膜１３には前記電極
パッド１２の上に位置する開孔部１３ａが設けられる。
この開孔部１３ａの平面形状は、図１に示すような四角
形の枠状のもの、即ち四角形の開孔の内側の一部にパッ
シベ−ション膜１３を残した形状とされている。この開
孔部１３ａの内およびパッシベ−ション膜１３の上には
バリアメタル１４が蒸着される。このバリアメタル１４
の上には、メッキによって金を成長させることにより、
バンプ１５が形成される。
り説明する。図１は、この発明の第１の実施例による半
導体装置を示す平面図であり、図２は、図１に示す１−
１線に沿った断面図である。シリコン基板１１の表面上
には電極パッド１２が設けられ、この電極パッド１２及
びシリコン基板１１の上にはパッシベ−ション膜１３が
設けられる。このパッシベ−ション膜１３には前記電極
パッド１２の上に位置する開孔部１３ａが設けられる。
この開孔部１３ａの平面形状は、図１に示すような四角
形の枠状のもの、即ち四角形の開孔の内側の一部にパッ
シベ−ション膜１３を残した形状とされている。この開
孔部１３ａの内およびパッシベ−ション膜１３の上には
バリアメタル１４が蒸着される。このバリアメタル１４
の上には、メッキによって金を成長させることにより、
バンプ１５が形成される。
【００１０】上記第１の実施例によれば、パッシベ−シ
ョン膜１３に開孔部１３ａを設け、この開孔部１３ａの
内およびパッシベ−ション膜１３の上にバリアメタル１
４を蒸着させる。この際、前記開孔部１３ａの平面形状
を、四角形の開孔の内側の一部にパッシベ−ション膜１
３を残した形状としているため、バリアメタル１４の上
面に従来品のような窪みが生じることない。即ち、バリ
アメタル１４の上面を平坦化することができる。この結
果、このバリアメタル１４の上に設けられたバンプ１５
の上面においても窪みが生じることがなく、このバンプ
１５の上面を平坦化することができる。したがって、Ｉ
ＬＢ(Inner Lead Bonding)後において、バンプ１５とイ
ンナ−リ−ドとの充分な接着面積を確保することができ
る。このため、ピッチが狭く、微細な電極パッドを用い
た半導体装置でも、バンプ１５とインナ−リ−ドとの接
着強度の低下を防止し、必要な接着強度を確保すること
ができる。
ョン膜１３に開孔部１３ａを設け、この開孔部１３ａの
内およびパッシベ−ション膜１３の上にバリアメタル１
４を蒸着させる。この際、前記開孔部１３ａの平面形状
を、四角形の開孔の内側の一部にパッシベ−ション膜１
３を残した形状としているため、バリアメタル１４の上
面に従来品のような窪みが生じることない。即ち、バリ
アメタル１４の上面を平坦化することができる。この結
果、このバリアメタル１４の上に設けられたバンプ１５
の上面においても窪みが生じることがなく、このバンプ
１５の上面を平坦化することができる。したがって、Ｉ
ＬＢ(Inner Lead Bonding)後において、バンプ１５とイ
ンナ−リ−ドとの充分な接着面積を確保することができ
る。このため、ピッチが狭く、微細な電極パッドを用い
た半導体装置でも、バンプ１５とインナ−リ−ドとの接
着強度の低下を防止し、必要な接着強度を確保すること
ができる。
【００１１】また、バンプ１５の上面を平坦化すること
により、バンプ１５の上面における高さのばらつきが少
なくなるため、ＩＬＢ後のバンプつぶれ量が一定とな
り、バンプつぶれ量のばらつきを少なくすることができ
る。
により、バンプ１５の上面における高さのばらつきが少
なくなるため、ＩＬＢ後のバンプつぶれ量が一定とな
り、バンプつぶれ量のばらつきを少なくすることができ
る。
【００１２】尚、上記第１の実施例では、パッシベ−シ
ョン膜１３に形成される開孔部１３ａの平面形状を四角
形の枠状のものとしているが、この開孔部１３ａの平面
形状を他の形状の枠状のものとすることも可能であり、
例えば円形の枠状とすることも可能である。
ョン膜１３に形成される開孔部１３ａの平面形状を四角
形の枠状のものとしているが、この開孔部１３ａの平面
形状を他の形状の枠状のものとすることも可能であり、
例えば円形の枠状とすることも可能である。
【００１３】図３は、この発明の第２の実施例による半
導体装置を示す平面図であり、図４は、図３に示す３−
３線に沿った断面図である。この図３及び図４におい
て、図１及び図２と同一部分については同一符号を付
し、異なる部分についてのみ説明する。
導体装置を示す平面図であり、図４は、図３に示す３−
３線に沿った断面図である。この図３及び図４におい
て、図１及び図２と同一部分については同一符号を付
し、異なる部分についてのみ説明する。
【００１４】パッシベ−ション膜１３には電極パッド１
２の上に位置する九つの開孔部１３ａが設けられる。こ
れら開孔部１３ａの平面形状は四角形とされている。上
記第２の実施例においても第１の実施例と同様の効果を
得ることができる。
２の上に位置する九つの開孔部１３ａが設けられる。こ
れら開孔部１３ａの平面形状は四角形とされている。上
記第２の実施例においても第１の実施例と同様の効果を
得ることができる。
【００１５】尚、上記第２の実施例では、パッシベ−シ
ョン膜１３に九つの開孔部１３ａを設けているが、パッ
シベ−ション膜１３に九つ未満又は十以上の開孔部１３
ａを設けることも可能である。
ョン膜１３に九つの開孔部１３ａを設けているが、パッ
シベ−ション膜１３に九つ未満又は十以上の開孔部１３
ａを設けることも可能である。
【００１６】また、パッシベ−ション膜１３に形成され
る複数の開孔部１３ａそれぞれの平面形状を四角形とし
ているが、これら開孔部１３ａを他の形状とすることも
可能であり、例えば円形状とすることも可能である。
る複数の開孔部１３ａそれぞれの平面形状を四角形とし
ているが、これら開孔部１３ａを他の形状とすることも
可能であり、例えば円形状とすることも可能である。
【００１７】
【発明の効果】以上説明したようにこの発明によれば、
絶縁膜に、電極パッドの上に位置する枠状の開孔部又は
複数の開孔部を設けている。したがって、ピッチが狭
く、微細な電極パッドを用いた半導体装置でも、バンプ
とインナ−リ−ドとの必要な接着強度を確保することが
できる。
絶縁膜に、電極パッドの上に位置する枠状の開孔部又は
複数の開孔部を設けている。したがって、ピッチが狭
く、微細な電極パッドを用いた半導体装置でも、バンプ
とインナ−リ−ドとの必要な接着強度を確保することが
できる。
【図１】この発明の第１の実施例による半導体装置を示
す平面図。
す平面図。
【図２】この発明の図１に示す１−１線に沿った断面
図。
図。
【図３】この発明の第２の実施例による半導体装置を示
す平面図。
す平面図。
【図４】この発明の図３に示す３−３線に沿った断面
図。
図。
【図５】従来の半導体装置を示す平面図。
【図６】図５に示す５−５線に沿った断面図。
11…シリコン基板、12…電極パッド、13…パッシベ−シ
ョン膜、13a …開孔部、14…バリアメタル、15…バンプ
ョン膜、13a …開孔部、14…バリアメタル、15…バンプ
Claims (2)
- 【請求項１】 電極パッドの上に設けられた絶縁膜と、 前記絶縁膜に設けられ、前記電極パッドの上に位置する
枠状の開孔部と、 前記開孔部の内および前記絶縁膜の上に設けられたバリ
アメタルと、 前記バリアメタルの上に設けられたバンプと、 を具備することを特徴とする半導体装置。 - 【請求項２】 電極パッドの上に設けられた絶縁膜と、 前記絶縁膜に設けられ、前記電極パッドの上に位置する
複数の開孔部と、 前記開孔部の内および前記絶縁膜の上に設けられたバリ
アメタルと、 前記バリアメタルの上に設けられたバンプと、 を具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20227793A JPH0758113A (ja) | 1993-08-16 | 1993-08-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20227793A JPH0758113A (ja) | 1993-08-16 | 1993-08-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758113A true JPH0758113A (ja) | 1995-03-03 |
Family
ID=16454881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20227793A Withdrawn JPH0758113A (ja) | 1993-08-16 | 1993-08-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758113A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017521A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP2009545871A (ja) * | 2006-08-01 | 2009-12-24 | フリースケール セミコンダクター インコーポレイテッド | チップ製造および設計における改良のための方法および装置 |
-
1993
- 1993-08-16 JP JP20227793A patent/JPH0758113A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017521A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP2009545871A (ja) * | 2006-08-01 | 2009-12-24 | フリースケール セミコンダクター インコーポレイテッド | チップ製造および設計における改良のための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60194548A (ja) | チツプキヤリヤ | |
| JPH09129669A (ja) | 半導体のチップと基板間の電気的連結構造 | |
| US20050200011A1 (en) | Solderable top metalization and passivation for source mounted package | |
| JPH0758113A (ja) | 半導体装置 | |
| JPH11238828A (ja) | Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JPH02105449A (ja) | 半導体装置用リードフレーム | |
| JP3274533B2 (ja) | 半導体素子 | |
| US20030234444A1 (en) | Lead frame | |
| JPH0433348A (ja) | 半導体装置 | |
| JPH01186662A (ja) | 半導体装置用リードフレーム | |
| KR100723453B1 (ko) | 탭 본딩을 위한 반도체 패키지 | |
| JPH05251450A (ja) | 半導体集積回路装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JPH0224376B2 (ja) | ||
| JPS63305523A (ja) | 半導体素子の製造方法 | |
| JPS6386458A (ja) | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ | |
| JPS645893Y2 (ja) | ||
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JPS5966132A (ja) | 半導体装置の製造方法 | |
| JPS63175446A (ja) | バンプ型電極の製造方法 | |
| JP2005175231A (ja) | 半導体装置およびその製造方法 | |
| KR940011740B1 (ko) | 반도체소자의 본드패드 설계 변경 공정 및 그 구조 | |
| JPH04109659A (ja) | 半導体装置用パッケージ | |
| JPH04304660A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |