JPH0758911B2 - 積分型ａ／ｄ変換器 - Google Patents
積分型ａ／ｄ変換器Info
- Publication number
- JPH0758911B2 JPH0758911B2 JP17510785A JP17510785A JPH0758911B2 JP H0758911 B2 JPH0758911 B2 JP H0758911B2 JP 17510785 A JP17510785 A JP 17510785A JP 17510785 A JP17510785 A JP 17510785A JP H0758911 B2 JPH0758911 B2 JP H0758911B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- integrating
- measuring
- voltage
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010354 integration Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は積分型A/D変換器に関し、特に２つの異なる基
準電圧を用いてA/D変換を行う自己較正の積分型A/D変換
器に関する。
準電圧を用いてA/D変換を行う自己較正の積分型A/D変換
器に関する。
従来、この種の積分型A/D変換器は、第1,第２の基準電
圧を用い、基準電圧での積分を２段階に分けて行うこと
によって、高速かつ高精度なA/D変換を行っていた。
圧を用い、基準電圧での積分を２段階に分けて行うこと
によって、高速かつ高精度なA/D変換を行っていた。
第３図は従来の積分型A/D変換器の一例を示すブロック
図である。同図において、積分型A/D変換器はスイッチ
1,〜４と、積分器５と、コンパレータ6,7と、制御部
８′と、カウンタ9,10と、第１の基準電圧Vref,第２の
基準電圧Vref/nをそれぞれ発生する基準電圧源11,12と
から成る。
図である。同図において、積分型A/D変換器はスイッチ
1,〜４と、積分器５と、コンパレータ6,7と、制御部
８′と、カウンタ9,10と、第１の基準電圧Vref,第２の
基準電圧Vref/nをそれぞれ発生する基準電圧源11,12と
から成る。
はじめに、制御部８′がスイッチ１をオン状態，スイッ
チ２をオフ状態にし、積分器５がアナログ入力電圧Vin
で積分を開始すると同時に、制御部８′の指示によりカ
ウンタ９でクロックパルスのカウントを始める。カウン
タ９が予め定められた所定のカウント値までカウントす
ると、制御部８′はスイッチ１をオフ状態，スイッチ2,
3をオン状態とするので、積分器５はアナログ入力電圧V
inとは逆極性の基準電圧源11からの第１の基準電圧Vref
で積分を始める。このときカウンタ９は一度クリアさ
れ、あらためてカウントし直す。この第１の基準電圧V
refでの積分値がコンパレータ６の基準電圧まで達しコ
ンパレータ６の出力の反転により、制御部８′はスイッ
チ２をオン状態のままでスイッチ３をオフ状態、スイッ
チ４をオン状態とするので、積分器５は第２の基準電圧
Vref/nで積分を始める。このとき、カウンタ９はクロッ
クパルスのカウントを停止しカウンタ10がカウントを始
める。この第２の基準電圧Vref/nでの積分値がコンパレ
ータ７の基準電圧0Vまで達するとコンパレータ７の出力
の反転により、カウンタ10はカウントを停止し、制御部
８′はスイッチ２をオフ状態とする。以上の動作を繰り
返し行い、毎回のディジタル出力電圧Voutは、カウンタ
９のカウント数と、カウンタ10のカウント数に重みを加
えたものとの和として発生する。
チ２をオフ状態にし、積分器５がアナログ入力電圧Vin
で積分を開始すると同時に、制御部８′の指示によりカ
ウンタ９でクロックパルスのカウントを始める。カウン
タ９が予め定められた所定のカウント値までカウントす
ると、制御部８′はスイッチ１をオフ状態，スイッチ2,
3をオン状態とするので、積分器５はアナログ入力電圧V
inとは逆極性の基準電圧源11からの第１の基準電圧Vref
で積分を始める。このときカウンタ９は一度クリアさ
れ、あらためてカウントし直す。この第１の基準電圧V
refでの積分値がコンパレータ６の基準電圧まで達しコ
ンパレータ６の出力の反転により、制御部８′はスイッ
チ２をオン状態のままでスイッチ３をオフ状態、スイッ
チ４をオン状態とするので、積分器５は第２の基準電圧
Vref/nで積分を始める。このとき、カウンタ９はクロッ
クパルスのカウントを停止しカウンタ10がカウントを始
める。この第２の基準電圧Vref/nでの積分値がコンパレ
ータ７の基準電圧0Vまで達するとコンパレータ７の出力
の反転により、カウンタ10はカウントを停止し、制御部
８′はスイッチ２をオフ状態とする。以上の動作を繰り
返し行い、毎回のディジタル出力電圧Voutは、カウンタ
９のカウント数と、カウンタ10のカウント数に重みを加
えたものとの和として発生する。
上述した従来の積分型A/D変換器では、A/D変換の精度が
２つの異なる基準電圧の相対精度によるところが大きい
が、２つの異なる基準電圧は固定されているのでその相
対精度を高めることができず、結果としてA/D変換の精
度を高めることができないという欠点がある。
２つの異なる基準電圧の相対精度によるところが大きい
が、２つの異なる基準電圧は固定されているのでその相
対精度を高めることができず、結果としてA/D変換の精
度を高めることができないという欠点がある。
本発明は、アナログ入力を一定期間積分した後、入力を
第１の基準電圧に切り替え出力が所定の第１の電圧に達
するまで積分し、次に、入力を第１の基準電圧の1/n
（ｎは整数）倍の第２の基準電圧に切り替え出力が第２
の電圧に達するまで積分する第１の積分手段と、前記第
１の積分手段の第１及び第２の基準電圧の積分時間をデ
ジタル計測しデジタル出力を発生する第１の計測手段と
からなる積分型A/D変換器に於いて、基準電圧補正用の
第２の積分手段と該積分手段の積分時間を計測する第２
の計測手段を設け、前記第２の積分手段はA/D変換動作
に同期して所定期間前記第１の基準電圧を積分した後前
記第２の基準電圧を逆極性で積分し、前記第２の計測手
段は、前記第１の基準電圧の積分期間を計測した後、そ
の計測値のｎ倍に相当する期間を計測した時点で前記第
２の積分手段の前記第２の基準電圧の積分を停止させ、
前記第２の積分手段の積分出力により前記第２の基準電
圧を補正して、前記第１の基準電圧と前記第２の基準電
圧との相対精度を補正するものである。
第１の基準電圧に切り替え出力が所定の第１の電圧に達
するまで積分し、次に、入力を第１の基準電圧の1/n
（ｎは整数）倍の第２の基準電圧に切り替え出力が第２
の電圧に達するまで積分する第１の積分手段と、前記第
１の積分手段の第１及び第２の基準電圧の積分時間をデ
ジタル計測しデジタル出力を発生する第１の計測手段と
からなる積分型A/D変換器に於いて、基準電圧補正用の
第２の積分手段と該積分手段の積分時間を計測する第２
の計測手段を設け、前記第２の積分手段はA/D変換動作
に同期して所定期間前記第１の基準電圧を積分した後前
記第２の基準電圧を逆極性で積分し、前記第２の計測手
段は、前記第１の基準電圧の積分期間を計測した後、そ
の計測値のｎ倍に相当する期間を計測した時点で前記第
２の積分手段の前記第２の基準電圧の積分を停止させ、
前記第２の積分手段の積分出力により前記第２の基準電
圧を補正して、前記第１の基準電圧と前記第２の基準電
圧との相対精度を補正するものである。
次に、本発明について第１図，第２図を参照して説明す
る。
る。
第１図は本発明の積分型A/D変換器の一実施例を示すブ
ロック図、第２図は第１図における積分器の出力電圧波
形を示す波形図である。
ロック図、第２図は第１図における積分器の出力電圧波
形を示す波形図である。
第１図において、従来例と同じ構成要件には第３図と同
じ符号が付してある。本実施例は、スイッチ1,〜4,13,1
4と、A/D変換を行うための積分器5,較正を行うための積
分器15と、コンパレータ6,7,16と、制御部8,18と、カウ
ンタ9,10,17とを備え、基準電圧源11,12はそれぞれ第1,
第２の基準電圧Vref,Vref/nを発生する。
じ符号が付してある。本実施例は、スイッチ1,〜4,13,1
4と、A/D変換を行うための積分器5,較正を行うための積
分器15と、コンパレータ6,7,16と、制御部8,18と、カウ
ンタ9,10,17とを備え、基準電圧源11,12はそれぞれ第1,
第２の基準電圧Vref,Vref/nを発生する。
続いて本実施例の動作について説明する。
まず制御部８はスイッチ１をオン状態，スイッチ２をオ
フ状態にして積分器５はアナログ入力電圧Vinで積分を
開始する。それと同時に、カウンタ９はクロックパルス
のカウントを始める。これは第２図に示す領域１の状態
である。カウンタのカウント数が所定の数値に達する
と、制御部８はスイッチ１をオフ状態，スイッチ２をオ
ン状態、スイッチ３をオン状態とするので、積分器５は
基準電圧源11からの第１の基準電圧Vrefで積分を始め
る。このときカウンタ９は一度クリアされ、あらためて
カウントし直す。これと同時に制御部８はスイッチ13を
オン状態にするので、積分器15は第１の基準電圧Vrefで
積分を始めるとともにカウンタ17がカウントを始める。
これは第２図に示す領域２の状態である。基準電圧Vref
での積分器５による積分出力電圧がコンパレータ６の基
準電圧値になるとコンパレータ６の出力の反転により、
制御部８はスイッチ３をオフ状態，スイッチ４をオン状
態とし，積分器５はアナログ入力電圧Vinとは逆極性の
基準電圧源12からの第２の基準電圧源Vref/n積分を始め
る。このとき、カウンタ９はカウントを停止しカウンタ
10が新たにクロックパルスのカウントを始める。これと
同時に制御部８はスイッチ13をオフ状態，スイッチ14を
オン状態とするので、積分器15は第２の基準電圧Vref/n
を逆極性で積分を始め、カウンタ17は一度クリアされて
初めからカウントし直す。カウンタ17がスイッチ13がオ
ン状態のときのカウント数のｎ倍だけカウントすると、
制御部８はスイッチ14をオフ状態とし、積分器15での積
分を停止させる。
フ状態にして積分器５はアナログ入力電圧Vinで積分を
開始する。それと同時に、カウンタ９はクロックパルス
のカウントを始める。これは第２図に示す領域１の状態
である。カウンタのカウント数が所定の数値に達する
と、制御部８はスイッチ１をオフ状態，スイッチ２をオ
ン状態、スイッチ３をオン状態とするので、積分器５は
基準電圧源11からの第１の基準電圧Vrefで積分を始め
る。このときカウンタ９は一度クリアされ、あらためて
カウントし直す。これと同時に制御部８はスイッチ13を
オン状態にするので、積分器15は第１の基準電圧Vrefで
積分を始めるとともにカウンタ17がカウントを始める。
これは第２図に示す領域２の状態である。基準電圧Vref
での積分器５による積分出力電圧がコンパレータ６の基
準電圧値になるとコンパレータ６の出力の反転により、
制御部８はスイッチ３をオフ状態，スイッチ４をオン状
態とし，積分器５はアナログ入力電圧Vinとは逆極性の
基準電圧源12からの第２の基準電圧源Vref/n積分を始め
る。このとき、カウンタ９はカウントを停止しカウンタ
10が新たにクロックパルスのカウントを始める。これと
同時に制御部８はスイッチ13をオフ状態，スイッチ14を
オン状態とするので、積分器15は第２の基準電圧Vref/n
を逆極性で積分を始め、カウンタ17は一度クリアされて
初めからカウントし直す。カウンタ17がスイッチ13がオ
ン状態のときのカウント数のｎ倍だけカウントすると、
制御部８はスイッチ14をオフ状態とし、積分器15での積
分を停止させる。
第1,第２の基準電圧Vref,Vref/nの比が正確にn:1のとき
はコンパレータ16の出力は０となるが、第1,第２の基準
電圧Vref,Vref/nの相対精度がとれていないときはプラ
スかマイナスの方向へずれる。このずれを制御部18でず
れの極性のみ検出して、上記１回のA/D変換動作毎に基
準電圧源12の電圧のずれが少なくなるよう少しづつ補正
を行う。積分器５による第２の基準電圧Vref/nでの積分
値がコンパレータ７の基準電圧0Vになると、コンパレー
タ７の出力の反転により制御部８はカウンタ10のカウン
トを停止する。これは第２図に示した領域３の状態であ
る。
はコンパレータ16の出力は０となるが、第1,第２の基準
電圧Vref,Vref/nの相対精度がとれていないときはプラ
スかマイナスの方向へずれる。このずれを制御部18でず
れの極性のみ検出して、上記１回のA/D変換動作毎に基
準電圧源12の電圧のずれが少なくなるよう少しづつ補正
を行う。積分器５による第２の基準電圧Vref/nでの積分
値がコンパレータ７の基準電圧0Vになると、コンパレー
タ７の出力の反転により制御部８はカウンタ10のカウン
トを停止する。これは第２図に示した領域３の状態であ
る。
ディジタル出力電圧Voutは、カウンタ９のカウント数
と、カウンタ10のカウント数に重みづけをしたものとを
加え合わせたものとなる。
と、カウンタ10のカウント数に重みづけをしたものとを
加え合わせたものとなる。
以上説明したように、本発明は、２つの異なる基準電圧
を積分して比較し一方の基準電圧を較正することによ
り、２つの異なる基準電圧の相対精度を高めることがで
きるので、より高精度のA/D変換ができる効果がある。
を積分して比較し一方の基準電圧を較正することによ
り、２つの異なる基準電圧の相対精度を高めることがで
きるので、より高精度のA/D変換ができる効果がある。
第１図は本発明の積分型A/D変換器の一実施例を示すブ
ロック図、第２図は第１図における積分器の出力電圧波
形を示す波形図、第３図は従来の積分型A/D変換器の一
例を示すブロック図である。 1,〜4,13,14……スイッチ、5,15……積分器、6,7,16…
…コンパレータ、8,8′,18……制御部、9,10,17……カ
ウンタ、11,12……基準電圧源。
ロック図、第２図は第１図における積分器の出力電圧波
形を示す波形図、第３図は従来の積分型A/D変換器の一
例を示すブロック図である。 1,〜4,13,14……スイッチ、5,15……積分器、6,7,16…
…コンパレータ、8,8′,18……制御部、9,10,17……カ
ウンタ、11,12……基準電圧源。
Claims (1)
- 【請求項１】アナログ入力を一定期間積分した後、入力
を第１の基準電圧に切り替え出力が所定の第１の電圧に
達するまで積分し、次に、入力を第１の基準電圧の1/n
（ｎは整数）倍の第２の基準電圧に切り替え出力が第２
の電圧に達するまで積分する第１の積分手段と、前記第
１の積分手段の第１及び第２の基準電圧の積分時間をデ
ジタル計測しデジタル出力を発生する第１の計測手段と
からなる積分型A/D変換器に於いて、基準電圧補正用の
第２の積分手段と該積分手段の積分時間を計測する第２
の計測手段を設け、前記第２の積分手段はA/D変換動作
に同期して所定期間前記第１の基準電圧を積分した後前
記第２の基準電圧を逆極性で積分し、前記第２の計測手
段は、前記第１の基準電圧の積分期間を計測した後、そ
の計測値のｎ倍に相当する期間を計測した時点で前記第
２の積分手段の前記第２の基準電圧の積分を停止させ、
前記第２の積分手段の積分出力により前記第２の基準電
圧を補正して、前記第１の基準電圧と前記第２の基準電
圧との相対精度を補正することを特徴とする積分型A/D
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17510785A JPH0758911B2 (ja) | 1985-08-08 | 1985-08-08 | 積分型ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17510785A JPH0758911B2 (ja) | 1985-08-08 | 1985-08-08 | 積分型ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235719A JPS6235719A (ja) | 1987-02-16 |
| JPH0758911B2 true JPH0758911B2 (ja) | 1995-06-21 |
Family
ID=15990381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17510785A Expired - Lifetime JPH0758911B2 (ja) | 1985-08-08 | 1985-08-08 | 積分型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758911B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560958Y2 (ja) * | 1990-12-14 | 1998-01-26 | 星和電機株式会社 | 視線誘導装置 |
-
1985
- 1985-08-08 JP JP17510785A patent/JPH0758911B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235719A (ja) | 1987-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6219094B2 (ja) | ||
| US4195283A (en) | Method for converting an analog voltage to a digital value free from conversion errors, and an integrating type analog-to-digital converter capable of eliminating conversion errors | |
| US4559521A (en) | Calibration of a multi-slope A-D converter | |
| JP2511396B2 (ja) | コンパレ―タの動作時間測定方法 | |
| US4656459A (en) | Dual slope converter with large apparent integrator swing | |
| JPS6235719A (ja) | 積分型ａ／ｄ変換器 | |
| JPH0331205B2 (ja) | ||
| JPS6042530Y2 (ja) | アナログ・ディジタル変換装置 | |
| JP2555711B2 (ja) | 信号変換器 | |
| JPH0466409B2 (ja) | ||
| SU1654657A1 (ru) | Устройство дл коррекции погрешностей измерений | |
| JPH0253975B2 (ja) | ||
| JPS5895422A (ja) | アナログ−デイジタル変換回路 | |
| JPS59202724A (ja) | アナログ・デイジタル変換器 | |
| JPH025051B2 (ja) | ||
| JP3134655B2 (ja) | 高分解能アナログ・デジタル変換器 | |
| SU1249705A1 (ru) | Аналого-цифровой преобразователь | |
| JPH0252527A (ja) | シングルロープ型ａ／ｄコンバータ | |
| SU1547058A1 (ru) | Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей | |
| JPS58105382A (ja) | 積分回路 | |
| JPH057781Y2 (ja) | ||
| JPS59117821A (ja) | Ａ−ｄ変換器 | |
| JPS5829006B2 (ja) | デイジタル↓−アナログ変換器 | |
| SU1043708A1 (ru) | Преобразователь угла поворота вала в код с частотной коррекцией | |
| SU1075273A1 (ru) | Устройство дл определени отношени двух напр жений |