JPH0760441B2 - マスクパタ−ンの形成方法 - Google Patents
マスクパタ−ンの形成方法Info
- Publication number
- JPH0760441B2 JPH0760441B2 JP4148486A JP4148486A JPH0760441B2 JP H0760441 B2 JPH0760441 B2 JP H0760441B2 JP 4148486 A JP4148486 A JP 4148486A JP 4148486 A JP4148486 A JP 4148486A JP H0760441 B2 JPH0760441 B2 JP H0760441B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- width
- corner
- mask pattern
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Image Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 マスクパターンの形成方法であって、パターン幅（d0）
のデータ値の負方向シフト（パターン幅が減小される処
理）または正方向シフト（パターン幅が増大される処
理）を行う場合に、パターンの角の点を検出し、この角
の点を複数の点に分裂させて該角におけるパターン幅が
少なくとも所定の幅（ｄ）を維持するようにシフトを行
うことにより、パターン幅がくびれるのを防止し、また
は接近もしくは接触するのを防止し、信頼性の高いマス
クパターンの形成を可能とする。
のデータ値の負方向シフト（パターン幅が減小される処
理）または正方向シフト（パターン幅が増大される処
理）を行う場合に、パターンの角の点を検出し、この角
の点を複数の点に分裂させて該角におけるパターン幅が
少なくとも所定の幅（ｄ）を維持するようにシフトを行
うことにより、パターン幅がくびれるのを防止し、また
は接近もしくは接触するのを防止し、信頼性の高いマス
クパターンの形成を可能とする。
本発明はマスクパターンの形成方法に関し、特に、CAD
（コンピュータ支援設計）システムを利用して、予め集
積回路（IC）基板のパターン幅より大きく設定されたパ
ターン幅のデータ値を負方向シフトまたは正方向シフト
してマスクパターンを得るようにしたマスクパターンの
形成方法に関する。
（コンピュータ支援設計）システムを利用して、予め集
積回路（IC）基板のパターン幅より大きく設定されたパ
ターン幅のデータ値を負方向シフトまたは正方向シフト
してマスクパターンを得るようにしたマスクパターンの
形成方法に関する。
最近、半導体ICの加工精度の向上，高集積化，微細化技
術の進歩に伴い、CADシステムを利用して、ICの製造時
に用いられるフォトマスクの上に回路パターンを形成す
る技術が実用化されている。一般には回路パターン設計
の便宜上、設計者はIC基板の配線幅として必要とされる
所定の幅に対して予め余裕分を見込んで大きく設定され
たパターンデータの値または間隔が大きく設定されたパ
ターンデータの値をコンピュータに入力する場合が多
い。コンピュータにおいてはこのパターンデータの値の
負方向シフトまたは正方向シフトが行われ、それによ
り、マスクパターンが得られるようになっている。
術の進歩に伴い、CADシステムを利用して、ICの製造時
に用いられるフォトマスクの上に回路パターンを形成す
る技術が実用化されている。一般には回路パターン設計
の便宜上、設計者はIC基板の配線幅として必要とされる
所定の幅に対して予め余裕分を見込んで大きく設定され
たパターンデータの値または間隔が大きく設定されたパ
ターンデータの値をコンピュータに入力する場合が多
い。コンピュータにおいてはこのパターンデータの値の
負方向シフトまたは正方向シフトが行われ、それによ
り、マスクパターンが得られるようになっている。
このように、所定の配線幅よりも太く設定した後でコン
ピュータにより元の所定の配線幅または配線間隔となる
ように負方向シフトまたは正方向シフトを行う理由は、
主としてフォトリソグラフィにおける露光工程において
フォトマスク上の回路パターンをフォトレジスト上に転
写する際にわずかな位置ずれが生じることに起因する。
以下、負方向シフトの場合について説明する。その一例
が第６図に示される。同図において61はシリコンウエ
ハ、62はウエハ61上に塗布されたネガティブ形フォトレ
ジスト、63は該フォトレジストに対応するフォトマス
ク、64は紫外線照射を示す。図示されるようにフォトマ
スク63とネガティブ形フォトレジスト62は隔てられてい
るため、マスク63上の非マスキング領域（配線幅ｄ）を
通過した紫外線は破線で示されるようにその領域がわず
かに拡がり、その結果として、レジスト62上に転写され
る配線幅ｄ′はマスク63上の配線幅ｄよりもわずかに増
大する。
ピュータにより元の所定の配線幅または配線間隔となる
ように負方向シフトまたは正方向シフトを行う理由は、
主としてフォトリソグラフィにおける露光工程において
フォトマスク上の回路パターンをフォトレジスト上に転
写する際にわずかな位置ずれが生じることに起因する。
以下、負方向シフトの場合について説明する。その一例
が第６図に示される。同図において61はシリコンウエ
ハ、62はウエハ61上に塗布されたネガティブ形フォトレ
ジスト、63は該フォトレジストに対応するフォトマス
ク、64は紫外線照射を示す。図示されるようにフォトマ
スク63とネガティブ形フォトレジスト62は隔てられてい
るため、マスク63上の非マスキング領域（配線幅ｄ）を
通過した紫外線は破線で示されるようにその領域がわず
かに拡がり、その結果として、レジスト62上に転写され
る配線幅ｄ′はマスク63上の配線幅ｄよりもわずかに増
大する。
第７図にはIC製造工程における各段階での配線幅の関係
が示される。同図（ａ）はIC基板の配線幅として予め余
裕分を見込んで大きく設定された配線幅、すなわちコン
ピュータに入力された配線幅d0を示し、（ｂ）は配線幅
d0を負方向にＳだけシフトして得られた配線幅、すなわ
ちフォトマスク上の配線幅ｄを示し、（ｃ）はネガティ
ブ形フォトレジスト上に転写された配線幅ｄ′を示す。
配線幅ｄとｄ′の差はマスクおよびレジスト間の距離に
よって決まるので、所定の配線幅ｄ′またはｄを得るた
めに必要な負方向シフト量Ｓは、コンピュータに入力さ
れた任意の配線幅d0に対して一義的に決まる。
が示される。同図（ａ）はIC基板の配線幅として予め余
裕分を見込んで大きく設定された配線幅、すなわちコン
ピュータに入力された配線幅d0を示し、（ｂ）は配線幅
d0を負方向にＳだけシフトして得られた配線幅、すなわ
ちフォトマスク上の配線幅ｄを示し、（ｃ）はネガティ
ブ形フォトレジスト上に転写された配線幅ｄ′を示す。
配線幅ｄとｄ′の差はマスクおよびレジスト間の距離に
よって決まるので、所定の配線幅ｄ′またはｄを得るた
めに必要な負方向シフト量Ｓは、コンピュータに入力さ
れた任意の配線幅d0に対して一義的に決まる。
従来のマスクパターン形成技術においては、予め所定値
より大きく設定されたパターン幅に対して所定量Ｓだけ
負方向シフトすることにより、マスクパターンを得るよ
うにしていた。
より大きく設定されたパターン幅に対して所定量Ｓだけ
負方向シフトすることにより、マスクパターンを得るよ
うにしていた。
上述した従来のマスクパターン形成技術においては、パ
ターンのすべての個所において同じ所定量Ｓの負方向シ
フト処理が行われるようになっているため、パターンが
角を有している個所においては所定の配線幅を得ること
ができず、すなわちパターン幅がくびれた状態となり、
場合によっては断線状態となり、マスクパターンとして
の信頼性を低減させてしまうという問題があった。
ターンのすべての個所において同じ所定量Ｓの負方向シ
フト処理が行われるようになっているため、パターンが
角を有している個所においては所定の配線幅を得ること
ができず、すなわちパターン幅がくびれた状態となり、
場合によっては断線状態となり、マスクパターンとして
の信頼性を低減させてしまうという問題があった。
例えば一例として第８図に、予め設定された配線幅d0と
負方向シフト（シフト量Ｓ）処理後の配線幅ｄとの関係
が示される。同図に示されるようにパターンの角の点
（Ａ−Ａ線）においては配線幅d1が所定の幅ｄよりも短
くなっており、くびれた状態となっている。
負方向シフト（シフト量Ｓ）処理後の配線幅ｄとの関係
が示される。同図に示されるようにパターンの角の点
（Ａ−Ａ線）においては配線幅d1が所定の幅ｄよりも短
くなっており、くびれた状態となっている。
本発明は、上述した従来形における問題点に鑑み創作さ
れたもので、パターンの角の点においてパターン幅がく
びれるのを防止し、マスクパターンとしての信頼性を高
めることができるマスクパターンの形成方法を提供する
ことを目的としている。
れたもので、パターンの角の点においてパターン幅がく
びれるのを防止し、マスクパターンとしての信頼性を高
めることができるマスクパターンの形成方法を提供する
ことを目的としている。
第１図に本発明によるマスクパターンの形成方法の原理
ブロック図が示される。
ブロック図が示される。
本発明によれば、予め設計された所定の幅d0を有する半
導体集積回路のパターンデータを、前記所定の幅が減じ
られる方向または増加される方向に所定値Ｓ（例えば第
３図（ｂ）参照）だけシフトして、マスクパターンに必
要とされる所定の幅ｄを有するマスクパターンを得るよ
うにしたマスクパターンの形成方法において、 前記予め設計された所定の幅d0を有する半導体集積回路
のパターンデータに基づきパターンに角があるか否かを
検出する段階１と、 パターンの角が検出された場合にこの検出された角の点
を複数の点に分裂させて該分裂された複数の点が該角の
点を中心とし所定値Ｓを半径とする円に外接する多角形
の頂点に位置するように前記パターンデータをシフトす
る段階２と、 を含むことを特徴とするマスクパターンの形成方法が提
供される。
導体集積回路のパターンデータを、前記所定の幅が減じ
られる方向または増加される方向に所定値Ｓ（例えば第
３図（ｂ）参照）だけシフトして、マスクパターンに必
要とされる所定の幅ｄを有するマスクパターンを得るよ
うにしたマスクパターンの形成方法において、 前記予め設計された所定の幅d0を有する半導体集積回路
のパターンデータに基づきパターンに角があるか否かを
検出する段階１と、 パターンの角が検出された場合にこの検出された角の点
を複数の点に分裂させて該分裂された複数の点が該角の
点を中心とし所定値Ｓを半径とする円に外接する多角形
の頂点に位置するように前記パターンデータをシフトす
る段階２と、 を含むことを特徴とするマスクパターンの形成方法が提
供される。
本発明によるマスクパターンの形成方法においては、パ
ターンに角が含まれている場合には該角の点を段階１に
おいて検出し、さらに次の段階２において該角における
パターン幅が少なくとも所定の幅ｄを維持するように該
角の点を複数の点に分裂させてシフトするようにしてい
るため、パターンのすべての個所において少なくとも所
定の幅ｄのパターン幅を保証することができ、信頼性の
高いマスクパターンの形成が可能となる。
ターンに角が含まれている場合には該角の点を段階１に
おいて検出し、さらに次の段階２において該角における
パターン幅が少なくとも所定の幅ｄを維持するように該
角の点を複数の点に分裂させてシフトするようにしてい
るため、パターンのすべての個所において少なくとも所
定の幅ｄのパターン幅を保証することができ、信頼性の
高いマスクパターンの形成が可能となる。
第２図に本発明の実施例としてのマスクパターンの形成
方法が適用される概略的なCADシステムの構成図が示さ
れる。
方法が適用される概略的なCADシステムの構成図が示さ
れる。
第２図において21はライトペン20を備えたディジタイザ
であり、設計者がライトペン20を用いてIC基板の配線幅
として必要とされる所定の幅ｄ′に対して予め余裕分を
見込んだ太い配線幅d0の配線パターンを描くと、ディジ
タイザ21はその座標を読取るようになっている。22はグ
ラフィック端末であって、設計者が描いた配線パターン
を表示すると共に、該グラフィック端末22に付属のキー
ボードからの操作によりCPU23を介して記憶装置24の内
容を表示する機能を有している。グラフィック端末22に
はCPU23が接続され、さらにCPU23には磁気テープ，磁気
ディスク等の記憶装置24が接続されている。
であり、設計者がライトペン20を用いてIC基板の配線幅
として必要とされる所定の幅ｄ′に対して予め余裕分を
見込んだ太い配線幅d0の配線パターンを描くと、ディジ
タイザ21はその座標を読取るようになっている。22はグ
ラフィック端末であって、設計者が描いた配線パターン
を表示すると共に、該グラフィック端末22に付属のキー
ボードからの操作によりCPU23を介して記憶装置24の内
容を表示する機能を有している。グラフィック端末22に
はCPU23が接続され、さらにCPU23には磁気テープ，磁気
ディスク等の記憶装置24が接続されている。
記憶装置24は、ディジタイザ21において読取られた配線
幅d0のパターンデータを記憶すると共に、CPU23により
該配線幅d0を負方向シフト処理して得られた配線幅ｄの
マスクパターンデータを記憶する機能を有している。さ
らにこの記憶装置24には、配線幅d0のパターンデータに
対して配線幅ｄのマスクパターンデータを得るために必
要なシフト量Ｓのデータが予め記憶されている。
幅d0のパターンデータを記憶すると共に、CPU23により
該配線幅d0を負方向シフト処理して得られた配線幅ｄの
マスクパターンデータを記憶する機能を有している。さ
らにこの記憶装置24には、配線幅d0のパターンデータに
対して配線幅ｄのマスクパターンデータを得るために必
要なシフト量Ｓのデータが予め記憶されている。
CPU23は本実施例においては２つの段階からなる処理を
行う。１つは、ディジタイザ21において読取られた配線
幅d0のパターンデータに基づきパターンに角があるか否
かを検出する段階であり、もう１つは、パターンの角が
検出された場合にこの角の点を複数の点に分裂させて、
該分裂された複数の点が該角の点を中心とし所定値（前
述のシフト量Ｓと同じ値）を半径とする円に外接する多
角形の頂点に位置するように配線幅d0のパターンデータ
値をシフトする段階である。
行う。１つは、ディジタイザ21において読取られた配線
幅d0のパターンデータに基づきパターンに角があるか否
かを検出する段階であり、もう１つは、パターンの角が
検出された場合にこの角の点を複数の点に分裂させて、
該分裂された複数の点が該角の点を中心とし所定値（前
述のシフト量Ｓと同じ値）を半径とする円に外接する多
角形の頂点に位置するように配線幅d0のパターンデータ
値をシフトする段階である。
第３図に本発明の一実施例としてのマスクパターンの形
成方法が示される。この例示においては、配線幅d0のパ
ターンの角の点P0の角度θは90゜である。第３図（ａ）
に示されるように、角の点P0は、２つの点P1,P2に分裂
させられると共に、この分裂された点P1,P2が角の点P0
を中心とし所定値Ｓを半径とする円（破線部分）に外接
する多角形の頂点に位置するように負方向シフトされて
いる。このようにして負方向シフトを行うことにより、
第３図（ｂ）に示されるように、角におけるマスクパタ
ーン幅を所定の幅ｄに維持することができる。
成方法が示される。この例示においては、配線幅d0のパ
ターンの角の点P0の角度θは90゜である。第３図（ａ）
に示されるように、角の点P0は、２つの点P1,P2に分裂
させられると共に、この分裂された点P1,P2が角の点P0
を中心とし所定値Ｓを半径とする円（破線部分）に外接
する多角形の頂点に位置するように負方向シフトされて
いる。このようにして負方向シフトを行うことにより、
第３図（ｂ）に示されるように、角におけるマスクパタ
ーン幅を所定の幅ｄに維持することができる。
第４図に本発明の他の実施例が示される。この例示にお
いては、配線幅d0のパターンの角の点Q0の角度θは45゜
である。第４図（ａ）に示されるように、角の点Q0は、
３つの点Q1,Q2,Q3に分裂させられると共に、第３図の実
施例と同様にして負方向シフトされている。このように
して負方向シフトを行うことにより、第４図（ｂ）に示
されるように、角におけるマスクパターン幅を少なくと
も所定の幅ｄに維持することができる。
いては、配線幅d0のパターンの角の点Q0の角度θは45゜
である。第４図（ａ）に示されるように、角の点Q0は、
３つの点Q1,Q2,Q3に分裂させられると共に、第３図の実
施例と同様にして負方向シフトされている。このように
して負方向シフトを行うことにより、第４図（ｂ）に示
されるように、角におけるマスクパターン幅を少なくと
も所定の幅ｄに維持することができる。
第５図には第２図に示されるCPUにおいて行われる負方
向シフト処理を説明するためのフローチャートが示され
る。以下第５図を併用しながら、マスクパターンを形成
する際に行われる負方向シフト処理について説明する。
向シフト処理を説明するためのフローチャートが示され
る。以下第５図を併用しながら、マスクパターンを形成
する際に行われる負方向シフト処理について説明する。
ステップ51においては記憶装置24からシフト量Ｓのデー
タが読出される。さらに次のステップ52では同様に記憶
装置24から配線幅d0のパターンデータが読出される。次
のステップ53ではこのパターンデータに基づきパターン
に角があるか否かの検出（判定）が行われる。そして、
パターンの角が検出された場合にはステップ54に進み、
角が検出されなかった場合すなわちパターンが直線状の
場合にはステップ57に進む。ステップ57では通常のパタ
ーンデータのシフト（シフト量Ｓ）が行われ、それによ
って所定の幅ｄのマスクパターンが得られる。
タが読出される。さらに次のステップ52では同様に記憶
装置24から配線幅d0のパターンデータが読出される。次
のステップ53ではこのパターンデータに基づきパターン
に角があるか否かの検出（判定）が行われる。そして、
パターンの角が検出された場合にはステップ54に進み、
角が検出されなかった場合すなわちパターンが直線状の
場合にはステップ57に進む。ステップ57では通常のパタ
ーンデータのシフト（シフト量Ｓ）が行われ、それによ
って所定の幅ｄのマスクパターンが得られる。
一方、ステップ54においては検出されたパターンの角が
90゜または45゜のいずれであるかの判定が行われる。こ
こで90゜ならばステップ55に進み、45゜ならばステップ
56に進む。ステップ55および56においては前述したよう
に、角の点は２つの点または３つの点に分裂させられ、
この分裂された複数の点が角の点を中心とし所定値Ｓを
半径とする円に外接する多角形の頂点に位置するように
負方向シフトが行われる。これにより、パターンの角に
おいて所定の配線幅ｄを保証することができる。
90゜または45゜のいずれであるかの判定が行われる。こ
こで90゜ならばステップ55に進み、45゜ならばステップ
56に進む。ステップ55および56においては前述したよう
に、角の点は２つの点または３つの点に分裂させられ、
この分裂された複数の点が角の点を中心とし所定値Ｓを
半径とする円に外接する多角形の頂点に位置するように
負方向シフトが行われる。これにより、パターンの角に
おいて所定の配線幅ｄを保証することができる。
以上説明したように本発明によれば、パターンデータを
負方向シフトして得られるマスクパターン幅をパターン
のすべての個所において少なくとも所定の幅に維持する
ことができ、信頼性の高いマスクパターンを形成するこ
とができる。
負方向シフトして得られるマスクパターン幅をパターン
のすべての個所において少なくとも所定の幅に維持する
ことができ、信頼性の高いマスクパターンを形成するこ
とができる。
第１図は本発明によるマスクパターンの形成方法の原理
ブロック図、 第２図は本発明の実施例が適用されるシステム構成図、 第３図は本発明の一実施例の説明図、 第４図は本発明の他の実施例の説明図、 第５図は第２図に示されるCPUが行う負方向シフト処理
を説明するためのフローチャート、 第６図はフォトリソグラフィにおける露光工程を示す
図、 第７図はIC製造工程における各段階での配線幅の関係を
示す図、 第８図は従来形における負方向シフト処理の説明図、で
ある。 １……パターンの角の点の検出（段階）、 ２……角の点の分裂およびシフト（段階）、 ｄ……マスクパターン幅、 d0……予め設定されたパターン幅、 Ｓ……負方向シフト量。
ブロック図、 第２図は本発明の実施例が適用されるシステム構成図、 第３図は本発明の一実施例の説明図、 第４図は本発明の他の実施例の説明図、 第５図は第２図に示されるCPUが行う負方向シフト処理
を説明するためのフローチャート、 第６図はフォトリソグラフィにおける露光工程を示す
図、 第７図はIC製造工程における各段階での配線幅の関係を
示す図、 第８図は従来形における負方向シフト処理の説明図、で
ある。 １……パターンの角の点の検出（段階）、 ２……角の点の分裂およびシフト（段階）、 ｄ……マスクパターン幅、 d0……予め設定されたパターン幅、 Ｓ……負方向シフト量。
Claims (1)
- 【請求項１】予め設計された所定の幅（d0）を有する半
導体集積回路のパターンデータを、前記所定の幅が減じ
られる方向または増加される方向に所定値（Ｓ）だけシ
フトして、マスクパターンに必要とされる所定の幅
（ｄ）を有するマスクパターンを得るようにしたマスク
パターンの形成方法において、 前記パターンデータに基づきパターンに角があるか否か
を検出する段階（１）と、 パターンの角が検出された場合にこの検出された角の点
を複数の点に分裂させて該分裂された複数の点が該角の
点を中心とし前記所定値（Ｓ）を半径とする円に外接す
る多角形の頂点に位置するように前記パターンデータを
シフトする段階（２）とを含むことを特徴とするマスク
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4148486A JPH0760441B2 (ja) | 1986-02-28 | 1986-02-28 | マスクパタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4148486A JPH0760441B2 (ja) | 1986-02-28 | 1986-02-28 | マスクパタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62200727A JPS62200727A (ja) | 1987-09-04 |
| JPH0760441B2 true JPH0760441B2 (ja) | 1995-06-28 |
Family
ID=12609620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4148486A Expired - Fee Related JPH0760441B2 (ja) | 1986-02-28 | 1986-02-28 | マスクパタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760441B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102983815B1 (ko) * | 2021-09-06 | 2026-06-26 | 삼성전자주식회사 | MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 |
-
1986
- 1986-02-28 JP JP4148486A patent/JPH0760441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62200727A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7278125B2 (en) | Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method | |
| JP2000162758A (ja) | 光学的近接効果補正方法 | |
| US5958635A (en) | Lithographic proximity correction through subset feature modification | |
| US7348108B2 (en) | Design and layout of phase shifting photolithographic masks | |
| JP2001522111A (ja) | Ｉｃレイアウトにおけるポリゴン表現 | |
| JPH0519448A (ja) | 半導体装置製造用フオトレテイクル | |
| JP2001174974A (ja) | 光学的近接効果補正方法及び光強度シミュレーション方法 | |
| US20240265185A1 (en) | Circuit layout processing | |
| US6854105B2 (en) | Chip arrangement determining apparatus and method | |
| JP2651199B2 (ja) | マスク又はレチクル用パターン自動検証装置 | |
| US5161114A (en) | Method of manufacturing a reticule | |
| JP3286225B2 (ja) | パターン設計方法 | |
| US8875063B2 (en) | Mask layout formation | |
| JPS62200727A (ja) | マスクパタ−ンの形成方法 | |
| JPS62102531A (ja) | エツチング方法 | |
| TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
| KR20230086511A (ko) | 곡선 sraf의 생성 방법과 mrc 검증 방법, 및 그 생성 방법을 포함한 마스크 제조방법 | |
| CN1188328A (zh) | 集成电路第零层光罩的制作方法 | |
| JP4663857B2 (ja) | レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 | |
| CN111665690A (zh) | 一种对位标识、显示基板母板及对位方法 | |
| JP2003122811A (ja) | 最小レイアウトパターン寸法検出装置 | |
| JP2001215685A (ja) | レチクルパターンの作成方法及びその作成装置 | |
| US7536667B2 (en) | Method of semiconductor device and design supporting system of semiconductor device | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JP2858677B2 (ja) | 半導体集積回路のマスクレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |