JPH0773076A - トレース情報採取方式 - Google Patents
トレース情報採取方式Info
- Publication number
- JPH0773076A JPH0773076A JP5220766A JP22076693A JPH0773076A JP H0773076 A JPH0773076 A JP H0773076A JP 5220766 A JP5220766 A JP 5220766A JP 22076693 A JP22076693 A JP 22076693A JP H0773076 A JPH0773076 A JP H0773076A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- instruction
- trace
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 8
- 239000013256 coordination polymer Substances 0.000 claims description 2
- 239000000284 extract Substances 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000009849 deactivation Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵが実行する命令やメモリアクセス時のア
ドレスおよびデータ内容を選択的に監視し、選択された
アドレスおよびデータを専用メモリに蓄積して障害時の
解析を容易する。 【構成】ＣＰＵ，メモリ，Ｉ／Ｏ装置を接続するバスに
ＣＰＵ実行トレースコントローラ４を接続し、ＣＰＵ実
行トレースコントロータ４に命令検出部４１，メモリア
クセス検出部４２，Ｉ／Ｏ検出部４３，割込み検出部４
４，トレース採取部４５，およびこれらを制御するバス
に接続された制御部４６を設け、制御部４６により指定
された検出部がバス上からアドレスおよびデータを抽出
し、トレース採取部４５を介して電池でバックアップ対
策された専用メモリに蓄積する。
ドレスおよびデータ内容を選択的に監視し、選択された
アドレスおよびデータを専用メモリに蓄積して障害時の
解析を容易する。 【構成】ＣＰＵ，メモリ，Ｉ／Ｏ装置を接続するバスに
ＣＰＵ実行トレースコントローラ４を接続し、ＣＰＵ実
行トレースコントロータ４に命令検出部４１，メモリア
クセス検出部４２，Ｉ／Ｏ検出部４３，割込み検出部４
４，トレース採取部４５，およびこれらを制御するバス
に接続された制御部４６を設け、制御部４６により指定
された検出部がバス上からアドレスおよびデータを抽出
し、トレース採取部４５を介して電池でバックアップ対
策された専用メモリに蓄積する。
Description
【０００１】
【産業上の利用分野】本発明はトレース情報採取方式、
特にＣＰＵ，メモリおよびＩ／Ｏ装置が共通のバスに接
続された情報処理装置における障害時に、ＣＰＵの実行
内容をトレースするためのトレース情報採取方式に関す
る。
特にＣＰＵ，メモリおよびＩ／Ｏ装置が共通のバスに接
続された情報処理装置における障害時に、ＣＰＵの実行
内容をトレースするためのトレース情報採取方式に関す
る。
【０００２】
【従来の技術】従来、この種のトレース情報採取方式
は、ＣＰＵのＯＳにＣＰＵ実行内容の採取機能を設けて
メモリにその情報を蓄積するとか、アプリケーションプ
ログラムの各モジュールに処理情報の採取機能を持たせ
てそれらの情報をメモリに蓄積して、障害時にこれらの
情報を解析するようにしている。
は、ＣＰＵのＯＳにＣＰＵ実行内容の採取機能を設けて
メモリにその情報を蓄積するとか、アプリケーションプ
ログラムの各モジュールに処理情報の採取機能を持たせ
てそれらの情報をメモリに蓄積して、障害時にこれらの
情報を解析するようにしている。
【０００３】
【発明が解決しようとする課題】上述した従来のトレー
ス情報採取方式は、処理実行装置自身で実行内容の情報
を採取・蓄積しているので、ＣＰＵの異常停止や、メモ
リ破壊等の場合には障害の原因を特定するために多くの
時間を要するという問題点を有する。
ス情報採取方式は、処理実行装置自身で実行内容の情報
を採取・蓄積しているので、ＣＰＵの異常停止や、メモ
リ破壊等の場合には障害の原因を特定するために多くの
時間を要するという問題点を有する。
【０００４】
【課題を解決するための手段】本発明のトレース情報採
取方式は、ＣＰＵ，メモリ，およびＩ／Ｏ装置を接続す
る共通のバス上のデータを採取し、障害時のトレースを
行なうためのトレース情報採取方式において、ＣＰＵが
命令実行時に命令のフェッチを行なったとき命令フェッ
チ信号を検出し、そのときのアドレスおよび内容を抽出
するバスに接続された命令検出手段と、ＣＰＵがメモリ
アクセスを行なう命令でメモリリード・ライトを行なっ
たときリード・ライト信号を検出し、そのときのアドレ
スおよび内容を抽出するバスに接続されたメモリアクセ
ス検出手段と、ＣＰＵがＩ／Ｏを行なったときＩ／Ｏ信
号を検出し、そのときのＩ／Ｏアドレスおよび内容を抽
出するバスに接続されたＩ／Ｏ検出手段と、割込みが発
生したとき割込み信号を検出してその内容を抽出するバ
スに接続された割込み検出手段と、前記各検出手段が抽
出した内容を無停電化された電源で駆動される専用メモ
リに書込みを行なうトレース情報採取手段と、バスから
の制御信号を受けて前記各検出部の活性化・不活性化を
行ない、前記メモリアクセス検出手段からの抽出データ
長を指定するバスに接続された制御手段とを有すること
により構成される。
取方式は、ＣＰＵ，メモリ，およびＩ／Ｏ装置を接続す
る共通のバス上のデータを採取し、障害時のトレースを
行なうためのトレース情報採取方式において、ＣＰＵが
命令実行時に命令のフェッチを行なったとき命令フェッ
チ信号を検出し、そのときのアドレスおよび内容を抽出
するバスに接続された命令検出手段と、ＣＰＵがメモリ
アクセスを行なう命令でメモリリード・ライトを行なっ
たときリード・ライト信号を検出し、そのときのアドレ
スおよび内容を抽出するバスに接続されたメモリアクセ
ス検出手段と、ＣＰＵがＩ／Ｏを行なったときＩ／Ｏ信
号を検出し、そのときのＩ／Ｏアドレスおよび内容を抽
出するバスに接続されたＩ／Ｏ検出手段と、割込みが発
生したとき割込み信号を検出してその内容を抽出するバ
スに接続された割込み検出手段と、前記各検出手段が抽
出した内容を無停電化された電源で駆動される専用メモ
リに書込みを行なうトレース情報採取手段と、バスから
の制御信号を受けて前記各検出部の活性化・不活性化を
行ない、前記メモリアクセス検出手段からの抽出データ
長を指定するバスに接続された制御手段とを有すること
により構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の構成図である。
図１の実施例はＣＰＵ２，メモリ３および図示されてい
ないＩ／Ｏ装置を接続する共通のバス１に、ＣＰＵ実行
トレースコントローラ４が接続され、ＣＰＵ実行トレー
スコントローラ４にトレース用の専用メモリ５が接続さ
れて構成される。
図１の実施例はＣＰＵ２，メモリ３および図示されてい
ないＩ／Ｏ装置を接続する共通のバス１に、ＣＰＵ実行
トレースコントローラ４が接続され、ＣＰＵ実行トレー
スコントローラ４にトレース用の専用メモリ５が接続さ
れて構成される。
【０００７】図２はＣＰＵ実行トレースコントローラ４
の構成図で、バス１に接続された命令検出部４１，メモ
リアクセス検出部４２，Ｉ／Ｏ検出部４３，および割込
み検出部４４と、これらの検出部と専用メモリ５とに接
続されたトレース採取部４５と、バス１と四つの検出部
４１〜４４とトレース採取部４５とに接続された制御部
４６とを有して構成される。
の構成図で、バス１に接続された命令検出部４１，メモ
リアクセス検出部４２，Ｉ／Ｏ検出部４３，および割込
み検出部４４と、これらの検出部と専用メモリ５とに接
続されたトレース採取部４５と、バス１と四つの検出部
４１〜４４とトレース採取部４５とに接続された制御部
４６とを有して構成される。
【０００８】以上の構成において、ＣＰＵ実行トレース
コントローラ４はバス１上の信号を検出して、関連する
データを専用メモリ５に蓄積する。即ち、命令検出部４
１はＣＰＵ２が命令実行のためバス１上に送出する命令
フェッチ、メモリフェッチ等の信号を検出する。命令検
出部４１は検出した信号から命令フェッチアドレスおよ
びフェッチしている内容をトレース採取部４５へ渡す。
トレース採取部４５は、まず命令実行を示すＩＤを専用
メモリ５へ書込み、次に渡されたデータを専用メモリ５
へ続けて書込む。
コントローラ４はバス１上の信号を検出して、関連する
データを専用メモリ５に蓄積する。即ち、命令検出部４
１はＣＰＵ２が命令実行のためバス１上に送出する命令
フェッチ、メモリフェッチ等の信号を検出する。命令検
出部４１は検出した信号から命令フェッチアドレスおよ
びフェッチしている内容をトレース採取部４５へ渡す。
トレース採取部４５は、まず命令実行を示すＩＤを専用
メモリ５へ書込み、次に渡されたデータを専用メモリ５
へ続けて書込む。
【０００９】メモリアクセス検出部４２はＣＰＵ２がメ
モリアクセスするためにバス１上に送出するメモリフェ
ッチ信号を検出する。メモリアクセス検出部４２は検出
したメモリアドレスおよびフェッチしている内容をトレ
ース採取部４５へ渡す。トレース採取部４５はまずメモ
リアクセスを示すＩＤを専用メモリ５へ書込み、次に渡
されたデータを専用メモリ５へ続けて書込む。書込むデ
ータ量はたとえば１６バイト、２５６バイトといったあ
らかじめ定めた一定のデータ量を専用メモリ５へ書込
む。このこき採取するデータが一定量に満たない場合は
ＮＵＬデータを一定量まで書込み、その後に続けて実際
のデータ量値を専用メモリ５へ書込む。ま採取するデー
タがちょうど一定量かそれを越える場合は、一定量を専
用メモリ５へ書込み、採取したデータ量値を専用メモリ
５へ書込む。
モリアクセスするためにバス１上に送出するメモリフェ
ッチ信号を検出する。メモリアクセス検出部４２は検出
したメモリアドレスおよびフェッチしている内容をトレ
ース採取部４５へ渡す。トレース採取部４５はまずメモ
リアクセスを示すＩＤを専用メモリ５へ書込み、次に渡
されたデータを専用メモリ５へ続けて書込む。書込むデ
ータ量はたとえば１６バイト、２５６バイトといったあ
らかじめ定めた一定のデータ量を専用メモリ５へ書込
む。このこき採取するデータが一定量に満たない場合は
ＮＵＬデータを一定量まで書込み、その後に続けて実際
のデータ量値を専用メモリ５へ書込む。ま採取するデー
タがちょうど一定量かそれを越える場合は、一定量を専
用メモリ５へ書込み、採取したデータ量値を専用メモリ
５へ書込む。
【００１０】Ｉ／Ｏ検出部４３はＣＰＵ２がＩ／Ｏ転送
を実行するためにバス１上に送出するＩ／Ｏ信号を検出
する。Ｉ／Ｏ検出部４３は検出したＩ／Ｏアドレスおよ
び内容をトレース採取部４５へ渡す。トレース採取部４
５は、Ｉ／Ｏ命令であることを示すＩＤを専用メモリ５
へ書込み、次にＩ／ＯのＩＮ、ＯＵＴの別を示すＩＤお
よびＩ／Ｏのデータを専用メモリ５へ続けて書込む。
を実行するためにバス１上に送出するＩ／Ｏ信号を検出
する。Ｉ／Ｏ検出部４３は検出したＩ／Ｏアドレスおよ
び内容をトレース採取部４５へ渡す。トレース採取部４
５は、Ｉ／Ｏ命令であることを示すＩＤを専用メモリ５
へ書込み、次にＩ／ＯのＩＮ、ＯＵＴの別を示すＩＤお
よびＩ／Ｏのデータを専用メモリ５へ続けて書込む。
【００１１】割込み検出部４４はバス上の割込み信号を
検出する。割込み検出部４４は、検出した割込みレベル
をトレース採取部４５へ渡す。トレース採取部４５は、
割込みを示すＩＤを専用メモリ５へ書込み、続けて割込
みレベルを専用メモリ５へ書込む。
検出する。割込み検出部４４は、検出した割込みレベル
をトレース採取部４５へ渡す。トレース採取部４５は、
割込みを示すＩＤを専用メモリ５へ書込み、続けて割込
みレベルを専用メモリ５へ書込む。
【００１２】トレース採取部４５は、専用メモリ５への
情報書込みを行うが、専用メモリ５はサイクリックに使
用する。このため、情報書込みの後に、専用メモリ５の
先頭に設けたトレースの書込みを行った最後のアドレス
値を更新しておく。さらにトレース採取部４５は専用メ
モリ５のダンプ時に専用メモリ５の読込みを行う。
情報書込みを行うが、専用メモリ５はサイクリックに使
用する。このため、情報書込みの後に、専用メモリ５の
先頭に設けたトレースの書込みを行った最後のアドレス
値を更新しておく。さらにトレース採取部４５は専用メ
モリ５のダンプ時に専用メモリ５の読込みを行う。
【００１３】また、制御部４６は命令検出部４１、メモ
リアクセス検出部４２、Ｉ／Ｏ検出部４３、割込み検出
部４４およびトレース採取部４５の制御を行う。
リアクセス検出部４２、Ｉ／Ｏ検出部４３、割込み検出
部４４およびトレース採取部４５の制御を行う。
【００１４】制御部４６は、各検出部４１〜４４の機能
の活性化・非活性化の制御、各検出部での検出確認およ
びトレース採取部４５に対して情報採取の活性化，非活
性化、情報採取位置の初期化および専用メモリ５のダン
プ時の専用メモリ５からの読込み指示を行い、トレース
採取部４５からデータを受取る機能を有する。またＣＰ
Ｕ実行トレースコントローラ４の外部からの制御は、制
御部４６がＩ／Ｏ転送で用意する制御コマンドをＩ／Ｏ
命令によって実行することにより制御する。たとえば、
ＣＰＵ２のメモリアクセスのデータのみをトレースした
い場合は、制御部４６に対して命令検出部４１、Ｉ／Ｏ
検出部４３、割込み検出部４４の非活性化指示、メモリ
アクセス検出部４２の活性化指示を行うことによってＣ
ＰＵ２がメモリアクセスを行ったときのみのトレースデ
ータの採取ができる。また全てのトレースデータを採取
したい場合は、全検出部の活性化指示を行なえば全ての
トレースデータが採取できる。さらに、トレース採取部
４５に対しては、特定の時刻にトレース採取開始を行い
たい場合は、まずトレース採取部４５に非活性化指示を
行い、特定の時刻になったときに、制御部４６からトレ
ース採取部４５の活性化指示を行なえばよい。
の活性化・非活性化の制御、各検出部での検出確認およ
びトレース採取部４５に対して情報採取の活性化，非活
性化、情報採取位置の初期化および専用メモリ５のダン
プ時の専用メモリ５からの読込み指示を行い、トレース
採取部４５からデータを受取る機能を有する。またＣＰ
Ｕ実行トレースコントローラ４の外部からの制御は、制
御部４６がＩ／Ｏ転送で用意する制御コマンドをＩ／Ｏ
命令によって実行することにより制御する。たとえば、
ＣＰＵ２のメモリアクセスのデータのみをトレースした
い場合は、制御部４６に対して命令検出部４１、Ｉ／Ｏ
検出部４３、割込み検出部４４の非活性化指示、メモリ
アクセス検出部４２の活性化指示を行うことによってＣ
ＰＵ２がメモリアクセスを行ったときのみのトレースデ
ータの採取ができる。また全てのトレースデータを採取
したい場合は、全検出部の活性化指示を行なえば全ての
トレースデータが採取できる。さらに、トレース採取部
４５に対しては、特定の時刻にトレース採取開始を行い
たい場合は、まずトレース採取部４５に非活性化指示を
行い、特定の時刻になったときに、制御部４６からトレ
ース採取部４５の活性化指示を行なえばよい。
【００１５】なお、専用メモリ５は電池によるバックア
ップ駆動を行なうことにより、電源障害に対してもトレ
ースデータが保存されるようになっている。
ップ駆動を行なうことにより、電源障害に対してもトレ
ースデータが保存されるようになっている。
【００１６】
【発明の効果】以上説明したように本発明はコンピュー
タの障害時においての実行詳細が把握でき、トレース用
メモリを保存することで障害発生後にも解析が可能とな
る。また、制御部を外部から制御することにより、ある
アドレスのフェッチが発生したらＣＰＵに割込みを発生
してメモリ破壊時の命令実行内容を読出し、原因の特定
を行なうことができるという効果がある。
タの障害時においての実行詳細が把握でき、トレース用
メモリを保存することで障害発生後にも解析が可能とな
る。また、制御部を外部から制御することにより、ある
アドレスのフェッチが発生したらＣＰＵに割込みを発生
してメモリ破壊時の命令実行内容を読出し、原因の特定
を行なうことができるという効果がある。
【図１】本発明の一実施例の構成図である。
【図２】図１の実施例のＣＰＵ実行トレースコントロー
ラの構成図である。
ラの構成図である。
１ バス ２ ＣＰＵ ３ メモリ ４ ＣＰＵ実行トレースコントローラ ５ 専用メモリ ４１ 命令検出部 ４２ メモリアクセス検出部 ４３ Ｉ／Ｏ検出部 ４４ 割込み検出部 ４５ トレース採取部 ４６ 制御部
Claims (1)
- 【請求項１】 ＣＰＵ，メモリ，およびＩ／Ｏ装置を接
続する共通のバス上のデータを採取し、障害時のトレー
スを行なうためのトレース情報採取方式において、ＣＰ
Ｕが命令実行時に命令のフェッチを行なったとき命令フ
ェッチ信号を検出し、そのときのアドレスおよび内容を
抽出するバスに接続された命令検出手段と、ＣＰＵがメ
モリアクセスを行なう命令でメモリリード・ライトを行
なったときリード・ライト信号を検出し、そのときのア
ドレスおよび内容を抽出するバスに接続されたメモリア
クセス検出手段と、ＣＰＵがＩ／Ｏを行なったときＩ／
Ｏ信号を検出し、そのときのＩ／Ｏアドレスおよび内容
を抽出するバスに接続されたＩ／Ｏ検出手段と、割込み
が発生したとき割込み信号を検出してその内容を抽出す
るバスに接続された割込み検出手段と、前記各検出手段
が抽出した内容を無停電化された電源で駆動される専用
メモリに書込みを行なうトレース情報採取手段と、バス
からの制御信号を受けて前記各検出部の活性化・不活性
化を行ない、前記メモリアクセス検出手段からの抽出デ
ータ長を指定するバスに接続された制御手段とを有する
ことを特徴とするトレース情報採取方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220766A JPH0773076A (ja) | 1993-09-06 | 1993-09-06 | トレース情報採取方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220766A JPH0773076A (ja) | 1993-09-06 | 1993-09-06 | トレース情報採取方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773076A true JPH0773076A (ja) | 1995-03-17 |
Family
ID=16756225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5220766A Withdrawn JPH0773076A (ja) | 1993-09-06 | 1993-09-06 | トレース情報採取方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010122860A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | デバッグ支援装置およびデバッグ支援方法 |
| JP2014021908A (ja) * | 2012-07-23 | 2014-02-03 | Nec Commun Syst Ltd | プロセッサアクセス履歴モニタ回路およびプロセッサアクセス履歴モニタ方法 |
-
1993
- 1993-09-06 JP JP5220766A patent/JPH0773076A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010122860A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | デバッグ支援装置およびデバッグ支援方法 |
| JP2014021908A (ja) * | 2012-07-23 | 2014-02-03 | Nec Commun Syst Ltd | プロセッサアクセス履歴モニタ回路およびプロセッサアクセス履歴モニタ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680599A (en) | Program counter save on reset system and method | |
| JPH0773076A (ja) | トレース情報採取方式 | |
| JP2009223714A (ja) | 演算回路及び演算回路の異常解析方法 | |
| JPH0126086B2 (ja) | ||
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPH09204205A (ja) | プログラム制御システム | |
| JPH0519171B2 (ja) | ||
| JPH02207347A (ja) | ソフトウェア障害検出方法 | |
| JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
| JPS62249242A (ja) | 電子計算機のメモリダンプ方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JP2000353114A (ja) | 障害処理システム及び障害処理方法 | |
| JPH11110011A (ja) | プロセス制御装置 | |
| JPH10333714A (ja) | シーケンサ | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH0355640A (ja) | 周辺制御装置の障害解析情報採取方式 | |
| JPH04338842A (ja) | エラー検出機能付き情報処理装置 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPS63138438A (ja) | メモリダンプ方式 | |
| JPH0387938A (ja) | 情報処理装置 | |
| JPH03278244A (ja) | 周辺制御装置の障害解析情報収集方法 | |
| JPH02230335A (ja) | ファームウェアトレース方式 | |
| JPS59117659A (ja) | マイクロプログラム制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |