JPH11110011A - プロセス制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 プログラムメンテナンス性の向上を図ると同
時に障害解析時間の短縮を可能にする。 【解決手段】 制御装置のＣＰＵユニットに、プログラ
ム格納エリアと障害解析エリアに分割したフラッシュメ
モリ５を付加する。プログラム格納エリアには、ＲＯＭ
のロードプログラム４ｂにより、予めオペレーティング
システム、障害解析退避処理プログラム、Ｉ／Ｏデバイ
スドライバ、制御処理プログラムを格納しておく。電源
投入時、ＲＯＭのブートプログラム４ａにより、フラッ
シュメモリ内プログラムをＲＡＭ上に転送してＲＡＭ上
のオペレーティングシステムを起動する。また、障害発
生時、オペレーティングシステムが検出した障害情報を
元に障害解析退避処理で関係するＲＡＭ情報をコード化
せずに編集し、フラッシュメモリの障害解析エリア５ｅ
に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラントの運転監
視制御を行うプロセス制御装置に関し、特に重大なハー
ドウエア障害、ソフトウエア不良等を要因として障害解
析を行い、解析した内容をフラッシュメモリに退避する
ことのできるプロセス制御装置に関する。

【０００２】

【従来の技術】プロセス制御装置は、温度や流量等、様
々なプロセスからの制御入力に対して制御処理を行う装
置であり、化学プラント、電力監視プラント、ゴミ消却
プラント、上下水処理プラント等のプロセス制御に広く
用いられている。プロセス制御装置は、ハードウエアや
ソフトウエアの障害、不良等に起因して不具合を生じる
ことがあり、その原因を解明するための障害解析機能を
備えている。従来のプロセス制御装置の障害解析は、オ
ペレーティングシステムが検出する必要最小限の障害解
析情報と、トレース容量の限定された最小限にコード化
された割り込みトレース情報及びＲＡＭ情報に基づいて
行われている。

【０００３】プロセス制御装置はその性格上、障害発生
時でもシステム停止を行わないように構成されているた
め、これらの障害情報は障害発生時の状態を正確に反映
するものではない。また、ＲＡＭ上のトレース容量の制
限からコード化された情報が多く、専門の知識がなけれ
ば解析できず、解析した内容も時系列に整理することが
困難であった。さらに、障害発生した状態で保持されて
いなければ解析困難な内容も多々あり、再現テスト等多
大な時間を必要とする内容が多かった。

【０００４】

【発明が解決しようとする課題】従来の制御装置の障害
解析機能は、オペレーティングシステム上にすでに組み
込まれている機能に最小限の機能を付加することにより
実現されているため、制御装置にあった障害解析方式が
とられていなかった。このため、障害解析は、オペレー
ティングシステムが検出する障害解析情報と、最小限に
コード化された割り込みトレース情報と、ＲＡＭ情報の
みによって行われていた。障害解析情報は、簡単な障害
解析を行うには十分な情報であるが、複雑な現象を解析
するには情報が不足しており、それに基づく障害解析は
非常に難しいものがあった。割り込みトレース情報は、
コード化された情報であるため、専門の知識がなければ
解析できない上に、制御装置が障害発生時でも停止しな
いよう構成されているため、障害発生した状態では保持
されず、障害発生時の内容を特定することが困難であっ
た。ＲＡＭ情報も障害発生した状態では保持されないた
め、障害内容によっては、障害発生時の内容でなければ
特定できない現象、制御装置が障害発生時でも停止しな
いよう構成されているため生じるＲＡＭエリアの破壊等
が発生している場合があり、再現テスト等が必要とな
り、多大な調査時間を要することが多かった。

【０００５】また、従来の制御装置は、オペレーティン
グシステムをＲＯＭ上に格納し、Ｉ／Ｏデバイスドライ
バ、制御プログラムをＲＡＭ上に格納する方式を取って
いた。このため、オペレーティングシステム内の機能に
追加が発生するとＲＯＭを修正し、変更しなければなら
なかった。さらに、既に納入されている制御装置に対し
て機能追加を行うためには、ＲＯＭ変換が発生し、簡単
に機能追加を行うことができなかった。上記のような問
題点の対策として、障害発生時に障害解析を行う機能及
び解析内容を保持するメモリが必要となった。しかし、
そのメモリをＲＡＭ上に確保すると、メモリ破壊等によ
る障害情報欠損が発生する可能性があった。更に、プロ
グラム変更を簡単に行うために、ＲＯＭと同じように記
憶内容の保持を行うことができ、プログラムの変更を容
易に行える記憶媒体を使用することにより、プログラム
メンテナンス性の向上を図る必要が生じていた。

【０００６】本発明は、上記問題点を解決するためにな
されたものであり、プログラムメンテナンス性の向上を
図ると同時に障害解析時間の短縮を可能にしたプロセス
制御装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】前記目的を達成するた
め、本発明においては、制御装置のＣＰＵユニットにフ
ラッシュメモリを付加し、フラッシュメモリの特徴であ
るブロック毎のメモリ消去、書き込み機能を使用してフ
ラッシュメモリをプログラム格納エリアと障害解析エリ
アに分割する。ＲＯＭには、フラッシュメモリに対して
プログラムを格納するロードプログラム、電源投入時オ
ペレーティングシステム立ち上げを行うブートプログラ
ムを格納する。ＲＯＭに格納されたロードプログラムに
より、予めオペレーティングシステム、障害解析退避処
理プログラム、Ｉ／Ｏデバイスドライバ、制御処理プロ
グラムをフラッシュメモリに格納しておく。電源投入
時、ロードされているフラッシュメモリ内プログラムを
ＲＡＭ上に転送してＲＡＭ上のオペレーティングシステ
ムを起動する。また、障害発生時、オペレーティングシ
ステムが検出した障害情報を元に障害解析退避処理プロ
グラムで関係するＲＡＭ情報をコード化せずに編集し、
フラッシュメモリの障害解析エリアに格納する。

【０００８】すなわち、本発明は、ＣＰＵユニットを有
し制御入力に対して制御処理を行う制御装置と、前記制
御装置に専用バス回線を介して接続されたプロセス監視
装置とを備えるプロセス制御装置において、ＣＰＵユニ
ットはフラッシュメモリと、ＲＯＭと、ＲＡＭとを有
し、フラッシュメモリはプログラム格納エリアと障害解
析エリアとを有し、ＲＯＭはフラッシュメモリに対して
プログラムロードを行うロードプログラム及び電源投入
時にシステムスタート動作を行うブートプログラムを格
納し、ＲＡＭはフラッシュメモリ内のプログラムが複写
されるプログラムエリア、制御内容を格納する制御情報
エリア及びプログラム実行のためのワークエリアを有す
ることを特徴とする。前記制御内容には、個々のプロセ
ス毎に作成されるＰＩＤ制御等のプロセス制御を行うた
めの制御方式が記述されている。

【０００９】制御装置は温度、流量等様々な制御入力に
対して制御処理を行い、プロセス監視装置は制御装置の
制御データをＣＲＴ上に表示し、パラメータ変更等様々
な運転監視支援機能を備える。ＲＡＭはバッテリバック
アップされているのが好ましい。ブートプログラムは制
御装置の電源投入時にフラッシュメモリのプログラム格
納エリアからＲＡＭのプログラムエリアにプログラム複
写を行い、複写終了後にＲＡＭ上のオペレーティングシ
ステムを起動することにより、制御処理実行状態ではフ
ラッシュメモリをアクセスしない構造をとる。

【００１０】フラッシュメモリのプログラム格納エリア
からＲＡＭのプログラムエリアに複写されるプログラム
はオペレーティングシステム、障害解析退避処理プログ
ラム、Ｉ／Ｏデバイスドライバ及び制御プログラムを含
み、制御プログラムの実行中にハードウエア障害又はソ
フトウエア不良が発生した場合、オペレーティングシス
テムの例外処理が動作し、障害解析退避処理プログラム
が障害発生内容及び関連するＲＡＭ情報を編集し、フラ
ッシュメモリの障害解析エリアに格納する。

【００１１】フラッシュメモリをプログラム格納エリア
と障害解析エリアに分割することにより、プログラムの
メンテナンス向上を図ると同時に障害解析機能の強化を
行うことが可能となり、障害解析を詳細に行うことによ
り信頼性を確保することができる。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図４は、本発明によるプロセス制
御装置の一例を説明する図である。このプロセス制御装
置は、温度、流量等、様々なプロセス４７からの制御入
力を受けて、バルブ、モータ等の制御対象に対する制御
処理を行う制御装置４４と、制御装置４４の制御データ
をＣＲＴ上に表示し、パラメータ変更等様々な運転監視
支援機能を備えたプロセス監視装置４１を、専用バス回
線４２を介して接続した構成を有する。制御装置４４内
ＣＰＵユニット４５は、ＣＰＵ１、シリアルインタフェ
ース２、専用バスインタフェース３、ＲＯＭ４、フラッ
シュメモリ５、及びＲＡＭ６を備え、プロセス監視装置
４１から専用バス４２及び専用バスインタフェース３を
介して、あるいは汎用パソコン４３からＲＳ２３２Ｃ回
線４６及びシリアルインタフェース２を介してフラッシ
ュメモリ５にプログラムローディングを行うことができ
る。

【００１３】また、制御装置４４内ＣＰＵユニット４５
で制御装置４４のハードウエア異常及びソフトウエア異
常を要因とする障害を検出した場合、障害解析情報をフ
ラッシュメモリ５内に格納し、格納した内容を汎用パソ
コン４３あるいはプロセス監視装置４１に取り込み解析
することができる。汎用パソコン４３とプロセス監視装
置４１には、フラッシュメモリ５に対しプログラムのロ
ーディングを行うためのローディングプログラムと障害
解析プログラムがインストールされている。

【００１４】図１は、図４に示した制御装置のＣＰＵユ
ニットの一例のハードウエア構成を示すブロック図であ
る。このＣＰＵユニットは、ＣＰＵ１、シリアルインタ
フェース２、専用バスインタフェース３、ＲＯＭ４、フ
ラッシュメモリ５、ＲＡＭ６を有している。ＲＯＭ４に
は、フラッシュメモリ５に対してプログラムを格納する
ロードプログラム４ｂ、及び電源投入時オペレーティン
グシステム立ち上げを行うブートプログラム４ａが格納
されている。フラッシュメモリ５は、プログラム格納エ
リアと障害解析エリア５ｅに分割されている。ＲＡＭ６
は、プログラムエリア６ａ、制御情報エリア６ｂ、ワー
クエリア６ｃを有する。

【００１５】フラッシュメモリ５のプログラム格納エリ
アに対するプログラムのローディングは、ＲＯＭ４に格
納されたロードプログラムにより、シリアル通信インタ
フェース２又は専用バスインタフェース３を介して実行
される。フラッシュメモリ５のプログラム格納エリアに
は、シリアル通信インタフェース２又は専用バスインタ
フェース３を介して送られてきたオペレーティングシス
テム５ａ、障害解析退避処理プログラム５ｂ、Ｉ／Ｏデ
バイスドライバ５ｃ及び制御プログラム５ｄがローディ
ングされる。

【００１６】また、電源投入時のプログラム起動は、フ
ラッシュメモリ５の特性でフラッシュメモリアクセス中
に書き込みが行えないため、フラッシュメモリ５に格納
されているプログラム内容をＲＡＭ６に複写し、ＲＡＭ
６内に格納されているオペレーティングシステムを起動
して立ち上げる。制御情報は、プロセス監視装置４１で
作成、変更が可能となっており、作成された内容は、専
用バス回線を介してＲＡＭ６の制御情報エリア６ｂに転
送される。制御プログラムは、制御情報エリア６ｂに格
納された内容により動作する方式を取っているため、制
御実行中であっても制御情報を自由に更新できる構成を
取っている。さらに、ハードウエア異常及びソフトウエ
ア異常を要因とした割り込みをオペレーティングシステ
ムで検出したタイミングで障害解析退避処理プログラム
を起動し、障害発生時のメモリ内容を編集し、障害解析
情報をフラッシュメモリ５の障害解析エリア５ｅに格納
する。図２は、本発明による制御装置の障害解析退避処
理の一例を示すブロック図である。マルチタスクシステ
ム用オペレーティングシステム１４は、通常、シリアル
インタフェース、専用バスインタフェース、プロセス入
出力用インタフェース等の複数のＩ／Ｏデバイス１１ａ
〜１１ｃ、及び制御処理プログラム、通信管理プログラ
ム、通信プログラム等の複数のタスク１６ａ〜１６ｄを
実行している。実行中のＩ／Ｏデバイス１１ａ〜１１ｃ
とオペレーティングシステム１４との同期処理はハード
ウエア割り込みを使用して行い、タスク１６ａ〜１６ｄ
はオペレーティングシステム１４の管理化で動作してい
る。また、タスク１６ａ〜１６ｄ内で異常が発生する
と、ＣＰＵ１が例外処理用ソフトウエア割り込みを検出
する。

【００１７】これらの割り込みはオペレーティングシス
テム１４に報告され、オペレーティングシステム１４は
正常状態、障害状態を検出する。従来は、オペレーティ
ングシステム１４が障害状態を検出すると簡単な障害解
析情報を作成し、異常を起こしたＩ／Ｏデバイス１１又
はタスク１６のみを切り離し、復旧していた。本発明で
は、オペレーティングシステム１４が、障害状態を検出
した後に障害解析処理プログラムを起動する構成をと
る。障害解析処理プログラムは、障害が発生したタイミ
ングにおける障害情報の詳細を収集後、障害解析情報１
５を作成し、フラッシュメモリ５の障害解析エリアに格
納を行う。その後、従来通り、異常を起こしたＩ／Ｏデ
バイス１１又はタスク１６のみを切り離し、復旧する。

【００１８】図３は、本発明による障害解析処理の一例
を示すフローチャートである。オペレーティングシステ
ムで障害を検出した後に起動された障害解析退避処理プ
ログラムは、ステップ３１の障害情報取り込みで、オペ
レーティングシステムで作成した障害情報をもとに関連
する主記憶情報及びＩ／Ｏデバイス情報を取得する。次
に、ステップ３２の障害解析情報編集で、取得した情報
をすでにフラッシュメモリ内にリングバッファ形式で格
納されている障害解析情報に追加編集し、新しい障害解
析情報を作成する。次に、ステップ３３でフラッシュメ
モリが消去済みか否かのチェックを行い、フラッシュメ
モリが消去済みであればそのままステップ３６に進んで
フラッシュメモリ書き込みを行い、フラッシュメモリに
障害解析情報を格納する。ステップ３３の判定でフラッ
シュメモリが未消去の場合には、ステップ３４に進んで
フラッシュメモリ消去を行った後、ステップ３６に進ん
でフラッシュメモリ書き込みを行い、フラッシュメモリ
に障害解析情報を格納する。また、ステップ３４のフラ
ッシュメモリ消去、あるいはステップ３６のフラッシュ
メモリ書き込みで異常が発生した場合、ステップ３８に
おいて異常ＬＥＤ表示を行い、ＣＰＵユニットの異常表
示ＬＥＤを点灯する。

【００１９】

【発明の効果】本発明によると、制御装置内のフラッシ
ュメモリをプログラム格納エリアと障害解析エリアに分
割することにより、プログラムメンテナンス性の向上と
障害解析機能強化を同時に図る構造を取ることが可能と
なり、拡張性、信頼性の高い制御装置を構築することが
できる。

【図面の簡単な説明】

【図１】本発明による制御装置のＣＰＵユニットの一例
のハードウエア構成を示すブロック図。

【図２】本発明による制御装置の障害解析退避処理の一
例を示すブロック図。

【図３】本発明による障害解析処理の一例を示すフロー
チャート。

【図４】本発明によるプロセス制御装置の一例を説明す
る図。

【符号の説明】

１…ＣＰＵ、２…シリアルインターフェース、３…専用
バス回線インターフェース、４…ＲＯＭ、５…フラッシ
ュメモリ、６…ＲＡＭ（バッテリバックアップ付き）、
１１ａ〜１１ｃ…Ｉ／Ｏデバイス、１４…オペレーティ
ングシステム、１５…障害解析情報（ＲＡＭ）、１６ａ
〜１６ｄ…制御処理タスク、４１…プロセス監視装置、
４２…専用バス回線、４３…パソコン、４４…制御装
置、４５…ＣＰＵユニット、４６…ＲＳ２３２Ｃ回線、
４７…プロセス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵユニットを有し制御入力に対して
   制御処理を行う制御装置と、前記制御装置に専用バス回
   線を介して接続されたプロセス監視装置とを備えるプロ
   セス制御装置において、 前記ＣＰＵユニットはフラッシュメモリと、ＲＯＭと、
   ＲＡＭとを有し、前記フラッシュメモリはプログラム格
   納エリアと障害解析エリアとを有し、前記ＲＯＭは前記
   フラッシュメモリに対してプログラムロードを行うロー
   ドプログラム及び電源投入時にシステムスタート動作を
   行うブートプログラムを格納し、前記ＲＡＭは前記フラ
   ッシュメモリ内のプログラムが複写されるプログラムエ
   リア、制御内容を格納する制御情報エリア及びプログラ
   ム実行のためのワークエリアを有することを特徴とする
   プロセス制御装置。
2. 【請求項２】 前記ブートプログラムは前記制御装置の
   電源投入時に前記フラッシュメモリのプログラム格納エ
   リアから前記ＲＡＭのプログラムエリアにプログラム複
   写を行い、複写終了後に前記ＲＡＭ上のオペレーティン
   グシステムを起動することにより、制御処理実行状態で
   はフラッシュメモリをアクセスしない構造をとることを
   特徴とする請求項１記載のプロセス制御装置。
3. 【請求項３】 前記フラッシュメモリのプログラム格納
   エリアから前記ＲＡＭのプログラムエリアに複写される
   プログラムはオペレーティングシステム、障害解析退避
   処理プログラム、Ｉ／Ｏデバイスドライバ及び制御プロ
   グラムを含み、前記制御プログラムの実行中にハードウ
   エア障害又はソフトウエア不良が発生した場合、前記オ
   ペレーティングシステムの例外処理が動作し、前記障害
   解析退避処理プログラムが障害発生内容及び関連するＲ
   ＡＭ情報を編集し、前記フラッシュメモリの障害解析エ
   リアに格納することを特徴とする請求項１又は２記載の
   プロセス制御装置。