JPH0774006A - チップ型セラミックサ−ミスタ - Google Patents
チップ型セラミックサ−ミスタInfo
- Publication number
- JPH0774006A JPH0774006A JP24394993A JP24394993A JPH0774006A JP H0774006 A JPH0774006 A JP H0774006A JP 24394993 A JP24394993 A JP 24394993A JP 24394993 A JP24394993 A JP 24394993A JP H0774006 A JPH0774006 A JP H0774006A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- thermistor
- trimming
- electrodes
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000919 ceramic Substances 0.000 title claims description 19
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 238000009966 trimming Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 9
- 239000011247 coating layer Substances 0.000 description 5
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910000428 cobalt oxide Inorganic materials 0.000 description 2
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 所望値からずれの少ない抵抗値を有するチッ
プ型セラミックサーミスタを提供する。 【構成】 Ｍｇ−Ｃｏ系セラミックサーミスタ基体２に
内部電極３、４及び外部電極５、６を設ける他に、サー
ミスタ基体２の表面にトリミング用導電体層７を設け
る。
プ型セラミックサーミスタを提供する。 【構成】 Ｍｇ−Ｃｏ系セラミックサーミスタ基体２に
内部電極３、４及び外部電極５、６を設ける他に、サー
ミスタ基体２の表面にトリミング用導電体層７を設け
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器の温度補償、
電流制御、温度検出等に使用するためのチップ型セラミ
ックサーミスタに関する。
電流制御、温度検出等に使用するためのチップ型セラミ
ックサーミスタに関する。
【０００２】
【従来の技術】例えば、酸化マンガン及び酸化コバルト
を主成分とするＭｇ−Ｃｏ系セラミックサーミスタ基体
に一対の内部電極を設けると共に、一対の外部電極を設
け、全体として積層コンデンサに類似の形状としたチッ
プ型セラミックサーミスタが知られている。
を主成分とするＭｇ−Ｃｏ系セラミックサーミスタ基体
に一対の内部電極を設けると共に、一対の外部電極を設
け、全体として積層コンデンサに類似の形状としたチッ
プ型セラミックサーミスタが知られている。
【０００３】
【発明が解決しようとする課題】ところで、積層型のセ
ラミックサーミスタは低抵抗化が可能になるという利点
を有する反面、電極パターンのずれによって抵抗値にパ
ラツキが生じるという問題がある。なお、この種の抵抗
値のバラツキの問題は内部電極を有さない形式のチップ
型セラミックサーミスタにおいても生じる。
ラミックサーミスタは低抵抗化が可能になるという利点
を有する反面、電極パターンのずれによって抵抗値にパ
ラツキが生じるという問題がある。なお、この種の抵抗
値のバラツキの問題は内部電極を有さない形式のチップ
型セラミックサーミスタにおいても生じる。
【０００４】そこで、本発明の目的は、所望の抵抗値を
容易に得ることができるチップ型セラミックサーミスタ
を提供することにある。
容易に得ることができるチップ型セラミックサーミスタ
を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、セラミックサーミスタ基体と、前記サーミ
スタ基体に設けられた一対の電極とから成るチップ型セ
ラミックサーミスタにおいて、前記サーミスタ基体の表
面上に前記一対の電極に対して離間してトリミング用導
電体層が設けられていることを特徴とするチップ型セラ
ミックサーミスタに係わるものである。
の本発明は、セラミックサーミスタ基体と、前記サーミ
スタ基体に設けられた一対の電極とから成るチップ型セ
ラミックサーミスタにおいて、前記サーミスタ基体の表
面上に前記一対の電極に対して離間してトリミング用導
電体層が設けられていることを特徴とするチップ型セラ
ミックサーミスタに係わるものである。
【０００６】
【発明の作用及び効果】本発明に従うトリミング用導電
体層はサーミスタ基体の表面上に設けられているので、
これをトリミングすることによって常温における初期抵
抗値の調整が可能になり、所望特性のチップ型セラミッ
クサーミスタを容易に得ることができる。
体層はサーミスタ基体の表面上に設けられているので、
これをトリミングすることによって常温における初期抵
抗値の調整が可能になり、所望特性のチップ型セラミッ
クサーミスタを容易に得ることができる。
【０００７】
【実施例】次に、図１〜図３を参照して本発明の実施例
に係わるＮＴＣチップ型セラミックサーミスタを説明す
る。このチップ型セラミックサーミスタ１は、サーミス
タ基体２と、一対の内部電極３、４と、一対の外部電極
５、６と、トリミング用導電体層７とから成る。
に係わるＮＴＣチップ型セラミックサーミスタを説明す
る。このチップ型セラミックサーミスタ１は、サーミス
タ基体２と、一対の内部電極３、４と、一対の外部電極
５、６と、トリミング用導電体層７とから成る。
【０００８】このサーミスタ１を製造する際には、所定
量の酸化マンガン及び酸化コバルトに原子価制御剤及び
焼結助剤を加え、湿式ボールミルにて攪拌した後に、脱
水、乾燥、仮焼をし、再度湿式ボールミルにて攪拌した
後に、脱水、乾燥を行ってセラミック・ＮＴＣサーミス
タ材料の粉末を得た。次に、この材料粉末に所定量のポ
リビニルブチラール系のバインダーと可塑剤とトルエン
系溶媒を加え湿式ボールミルにて攪拌の後、脱泡してス
ラリーを得、このスラリーを使用してドクターブレード
法で厚さ５０μｍのグリーンシートを作った。次に、こ
のグリーンシートにスクリーン印刷によって内部電極
３、４のためのＰｄ系導電ペーストを印刷し、このシー
トの上下に導電層を有さないグリーンシートを重ねて圧
着し、所定の寸法にカットし、これに４００℃で２時間
の熱処理を施して脱バインダーを行い、しかる後、大気
中にて１２００℃で２時間焼成し、間隔Ｄを有して対向
する一対の内部電極３、４を有するサーミスタ基体２を
得た。次に、サーミスタ基体２の一対の側面と上面にＡ
ｇ−Ｐｄ系導電ペーストを印刷して焼付けて、図１〜図
３に示すように一対の外部電極５、６とトリミング用導
電体層７とを形成した。なお、図１においては外部電極
５、６及びトリミング用導電体層７が厚みを省いて概略
的に示されている。
量の酸化マンガン及び酸化コバルトに原子価制御剤及び
焼結助剤を加え、湿式ボールミルにて攪拌した後に、脱
水、乾燥、仮焼をし、再度湿式ボールミルにて攪拌した
後に、脱水、乾燥を行ってセラミック・ＮＴＣサーミス
タ材料の粉末を得た。次に、この材料粉末に所定量のポ
リビニルブチラール系のバインダーと可塑剤とトルエン
系溶媒を加え湿式ボールミルにて攪拌の後、脱泡してス
ラリーを得、このスラリーを使用してドクターブレード
法で厚さ５０μｍのグリーンシートを作った。次に、こ
のグリーンシートにスクリーン印刷によって内部電極
３、４のためのＰｄ系導電ペーストを印刷し、このシー
トの上下に導電層を有さないグリーンシートを重ねて圧
着し、所定の寸法にカットし、これに４００℃で２時間
の熱処理を施して脱バインダーを行い、しかる後、大気
中にて１２００℃で２時間焼成し、間隔Ｄを有して対向
する一対の内部電極３、４を有するサーミスタ基体２を
得た。次に、サーミスタ基体２の一対の側面と上面にＡ
ｇ−Ｐｄ系導電ペーストを印刷して焼付けて、図１〜図
３に示すように一対の外部電極５、６とトリミング用導
電体層７とを形成した。なお、図１においては外部電極
５、６及びトリミング用導電体層７が厚みを省いて概略
的に示されている。
【０００９】一対の外部電極５、６は一対の内部電極
３、４に接続されている。トリミング用導電体層７は一
対の内部電極３、４及び一対の外部電極５、６に対して
電気的に接続されておらず、長さＬ、幅Ｗの島状に形成
されている。
３、４に接続されている。トリミング用導電体層７は一
対の内部電極３、４及び一対の外部電極５、６に対して
電気的に接続されておらず、長さＬ、幅Ｗの島状に形成
されている。
【００１０】完成したサーミスタの特性をチェックし、
一対の外部電極５、６間の抵抗値が所望範囲から外れて
いる時にはトリミング用導電体層７にレーザビームでト
リミング溝を形成するか又はこの一部又は全部を除去し
て抵抗値を調整する。この実施例ではトリミングを前提
に初期抵抗値が所望範囲よりも低く設定されているの
で、導電体層７をトリミングすることによって抵抗値が
増加し、所望範囲に入る。なお、一対の外部電極５、６
間の抵抗は、一方の内部電極３から他方の内部電極４に
直接に至る経路の抵抗と、一方の内部電極３から導電体
層７を経由して他方の内部電極４に至る経路の抵抗と、
一方の外部電極５から導電体層７を経由して他方の外部
電極６に至る経路の抵抗の並列接続の合成値と考えるこ
とができる。
一対の外部電極５、６間の抵抗値が所望範囲から外れて
いる時にはトリミング用導電体層７にレーザビームでト
リミング溝を形成するか又はこの一部又は全部を除去し
て抵抗値を調整する。この実施例ではトリミングを前提
に初期抵抗値が所望範囲よりも低く設定されているの
で、導電体層７をトリミングすることによって抵抗値が
増加し、所望範囲に入る。なお、一対の外部電極５、６
間の抵抗は、一方の内部電極３から他方の内部電極４に
直接に至る経路の抵抗と、一方の内部電極３から導電体
層７を経由して他方の内部電極４に至る経路の抵抗と、
一方の外部電極５から導電体層７を経由して他方の外部
電極６に至る経路の抵抗の並列接続の合成値と考えるこ
とができる。
【００１１】トリミング用導電体層７を設けない従来の
セラミックサーミスタにおいては目標抵抗値に対して
２．０〜４．０％程度のずれが生じるが、本実施例のよ
うに導電体層７を設けてトリミングすれば、目標値に対
するずれを０．５〜１．０％程度にすることができる。
セラミックサーミスタにおいては目標抵抗値に対して
２．０〜４．０％程度のずれが生じるが、本実施例のよ
うに導電体層７を設けてトリミングすれば、目標値に対
するずれを０．５〜１．０％程度にすることができる。
【００１２】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図４に示すようにサーミスタ基体２の表面及び
トリミング用導電体層７の上にガラスペーストを塗布し
て絶縁性コーティング層８を形成してもよい。コーティ
ング層８を形成した上からレーザビームでトリミングす
ると、コーティング層８を介して導電体層７にトリミン
グ溝が形成され、溝はコーティング層８のガラスによっ
て被覆された状態となる。なお、コーティング層８を導
電体層７を保護するためにこの上のみに設けることもで
きる。 （２） 図１〜図３では、一対の内部電極３、４の対向
間隔Ｄが導電体層７の長さＬよりも小さいが、図４に示
すように逆に大きくすることができる。また、図２では
導電体層７の幅Ｗが内部電極３、４の幅Ｙよりも大きい
が、逆に小さくすることもできる。 （３） 図１〜図３の導電体層７を図５に示すように一
対の外部電極５、６に対して平行な方向に分割された複
数の導電体層７ａ、７ｂとすること、又は図６に示すよ
うに一対の外部電極５、６に対して直角な方向に分割さ
れた複数の導電体層７ａ、７ｂとすることができる。ま
た、形状の異なる複数の導電体層をサーミスタ基体２の
表面に設け、これ等をトリミング用とすることができ
る。 （４） 内部電極３、４に対応するものを更に多く設け
てもよい。即ち、複数の対の内部電極を設けることがで
きる。また、一方の外部電極５に接続される内部電極の
個数と他方の外部電極６に接続される内部電極の個数と
を異なる値にすることができる。また、内部電極３、４
を積層コンデンサと同様に相互に段差を設け、平面的に
見て相互に重なるように配置することができる。 （５） 一対の内部電極３、４を設けないサーミスタに
も本発明を適用することができる。
く、例えば次の変形が可能なものである。 （１） 図４に示すようにサーミスタ基体２の表面及び
トリミング用導電体層７の上にガラスペーストを塗布し
て絶縁性コーティング層８を形成してもよい。コーティ
ング層８を形成した上からレーザビームでトリミングす
ると、コーティング層８を介して導電体層７にトリミン
グ溝が形成され、溝はコーティング層８のガラスによっ
て被覆された状態となる。なお、コーティング層８を導
電体層７を保護するためにこの上のみに設けることもで
きる。 （２） 図１〜図３では、一対の内部電極３、４の対向
間隔Ｄが導電体層７の長さＬよりも小さいが、図４に示
すように逆に大きくすることができる。また、図２では
導電体層７の幅Ｗが内部電極３、４の幅Ｙよりも大きい
が、逆に小さくすることもできる。 （３） 図１〜図３の導電体層７を図５に示すように一
対の外部電極５、６に対して平行な方向に分割された複
数の導電体層７ａ、７ｂとすること、又は図６に示すよ
うに一対の外部電極５、６に対して直角な方向に分割さ
れた複数の導電体層７ａ、７ｂとすることができる。ま
た、形状の異なる複数の導電体層をサーミスタ基体２の
表面に設け、これ等をトリミング用とすることができ
る。 （４） 内部電極３、４に対応するものを更に多く設け
てもよい。即ち、複数の対の内部電極を設けることがで
きる。また、一方の外部電極５に接続される内部電極の
個数と他方の外部電極６に接続される内部電極の個数と
を異なる値にすることができる。また、内部電極３、４
を積層コンデンサと同様に相互に段差を設け、平面的に
見て相互に重なるように配置することができる。 （５） 一対の内部電極３、４を設けないサーミスタに
も本発明を適用することができる。
【図１】本発明の実施例のチップ型セラミックサーミス
タを示す斜視図である。
タを示す斜視図である。
【図２】図１のサーミスタの平面図である。
【図３】図２のＡ−Ａ線断面図である。
【図４】変形例のサーミスタを示す断面図である。
【図５】別の変形例のサーミスタを示す平面図である。
【図６】更に別の変形例のサーミスタを示す平面図であ
る。
る。
２ サーミスタ基体 ３、４ 内部電極 ５、６ 外部電極 ７ トリミング用導電体層
Claims (1)
- 【請求項１】 セラミックサーミスタ基体と、前記サー
ミスタ基体に設けられた一対の電極とから成るチップ型
セラミックサーミスタにおいて、 前記サーミスタ基体の表面上に前記一対の電極に対して
離間してトリミング用導電体層が設けられていることを
特徴とするチップ型セラミックサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24394993A JPH0774006A (ja) | 1993-09-03 | 1993-09-03 | チップ型セラミックサ−ミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24394993A JPH0774006A (ja) | 1993-09-03 | 1993-09-03 | チップ型セラミックサ−ミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774006A true JPH0774006A (ja) | 1995-03-17 |
Family
ID=17111439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24394993A Withdrawn JPH0774006A (ja) | 1993-09-03 | 1993-09-03 | チップ型セラミックサ−ミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774006A (ja) |
-
1993
- 1993-09-03 JP JP24394993A patent/JPH0774006A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267634A (en) | Method for making a chip circuit component | |
| JP2602801B2 (ja) | 積層チップインダクタ | |
| JPS6235257B2 (ja) | ||
| JPS6323646B2 (ja) | ||
| JPH08265083A (ja) | チップ型低域フィルタ | |
| JPH0774006A (ja) | チップ型セラミックサ−ミスタ | |
| JPH0563007B2 (ja) | ||
| JPS636121B2 (ja) | ||
| JPH0661014A (ja) | 積層型サ−ミスタ | |
| JPH09260203A (ja) | 積層コンデンサ | |
| JPH06314601A (ja) | Ｎｔｃサーミスタ | |
| JP2633838B2 (ja) | 高温サーミスタ | |
| JPH02122511A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JPH04280603A (ja) | 積層バリスタ | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPH09260194A (ja) | 積層電子部品 | |
| JPH0653008A (ja) | 積層型サ−ミスタ | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JPH0430172B2 (ja) | ||
| JPH04260316A (ja) | セラミック積層体 | |
| JPH0653009A (ja) | 積層型サ−ミスタ | |
| JP3245933B2 (ja) | 抵抗体 | |
| JPS6235253B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |