JPH0774946B2

JPH0774946B2 - 記憶回路

Info

Publication number: JPH0774946B2
Application number: JP60105852A
Authority: JP
Inventors: 敏彦小倉; 広明青津; 光一木村; 正京田; 博道榎本; 良一栗原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-05-20
Filing date: 1985-05-20
Publication date: 1995-08-09
Anticipated expiration: 2010-08-09
Also published as: JPS61264381A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、記憶素子に係り、特に高速画像処理グラフィ
ックディスプレイ装置のフレームバッファとして好適な
記憶回路に関する。

〔発明の背景〕

グラフィックディスプレイ装置は、表示分解能の向上に
伴い、大容量の表示情報記憶用メモリすなわちフレーム
バッファを使うようになってきた。フレームバッファの
大容量化に伴い、グラフィックデータの処理を実行する
ためのメモリアクセス回数も増加し、メモリアクセス時
間の短縮が重要になる。フレームバッファでは、グラフ
ィックデータ処理のためのアクセスと表示のためのアク
セスの２種類のアクセスが発生するので、２種類のアク
セス間での競合を調節することが必要である。この調節
の方法としては、初期の頃のグラフィックディスプレイ
では、グラフィックデータ処理を優先しているものがあ
るが、表示アクセスが行えない場合に表示データが出力
できなくなり、画面がちらつくことがあり、最近では表
示アクセスを優先しているものが殆んどである。

この表示アクセスを優先する方法をとると、表示アクセ
スをしない期間のみをデータ処理アクセスに割当てるこ
とになるので、アクセス待ちによる見掛けのデータ処理
アクセス時間は、本来のメモリのアクセス時間よりも長
くなり、フレームバッファが大容量になると表示処理時
間の増大につながる。

これを解決する手段として、フレームバッファに適した
構成のメモリが発表されている。このメモリは、通常の
ランダムアクセスを行うデータポート以外に、メモリセ
ルを順番にアクセスする。すなわちシーケンシャルアク
セスのデータポートを持つ、いわゆるデュアルポートRA
Mと呼ばれるメモリである。デュアルポートRAMの構成は
第２図に示すように、メモリセルとシフトレジスタによ
り構成され、メモリセルとシフトレジスタ間のデータ転
送はメモリセルの行を単位として行われる。表示による
フレームバッファのアクセスは、シーケンシャルアクセ
スで良いため、メモリセルからシフトレジスタに転送し
たデータをビットシリアルで出力することで表示は可能
である。

メモリセルの１行は例えば256bitのように大量のデータ
であるため、１回のメモリセルのアクセスで256回のア
クセスを行ったことに相当することになり、表示アクセ
ス回数は大幅に削減される。このような構成のメモリを
用いることで、データ処理アクセスと表示アクセスの競
合は無視できるようになり、データ処理アクセス時の見
掛けのアクセス時間の増加は起こらなくなる。以上のよ
うに、デュアルポートRAMによってデータ処理アクセス
と表示アクセスの競合は解決するが、最近のグラフィッ
クディスプレイで多く使われ始めているマルチウィンド
ウ表示に対する対応はなされていない。

例えば、マルチウィンドウ表示では、表示データのクリ
ッピング処理が必要であるが、クリッピング処理をこの
デュアルポートRAMで行うためには、従来の通常のRAMと
同様にランダムアクセスポートによる処理で実現しなけ
ればならないという課題を有していた。なお、デュアル
ポートRAMについての文献は、例えばCQ出版社「インタ
ーフェース」'84年６月号（P301〜310）にその解説が掲
載されている。

〔発明の目的〕

本発明の目的は、上記課題を解決すべく、マルチウィン
ド表示を行う際に必要なクリッピング処理を、マスクデ
ータ生成機能およびマスクコピー機能により高速に実現
できるようにした記憶回路を提供することにある。

〔発明の概要〕

本発明は、上記目的を達成するために、表示データとマ
スクの境界を示すマスク生成データとを記憶させたメモ
リセルと、外部からのアドレス信号により指定された番
地からのブロックを単位とした表示データとマスク生成
データとを前記メモリセルから読出して処理を行うデー
タ処理部とを備え、該データ処理部には、前記メモリセ
ルに記憶されたブロックを単位としたマスクの境界を示
すマスク生成データを読出して保持する第１のブロック
データ保持手段と、該第１のブロックデータ保持手段に
保持されたブロックを単位としたマスク生成データに基
づいてマスクの境界間のマスク領域を示すブロックを単
位としたビット単位のマスクデータを生成して前記第１
のブロックデータ保持手段に保持するマスクデータ生成
手段と、該マスクデータ生成手段で生成されて前記第１
のブロックデータ保持手段に保持されたブロックを単位
としたビット単位のマスクデータによる指定に基づいて
前記メモリセルからのブロックを単位としたビット単位
の表示データをビット単位でクリッピング保持する第２
のブロックデータ保持手段とを有し、該第２のブロック
データ保持手段で保持されたクリッピングデータを前記
メモリセルに書込むように構成したことを特徴とする記
憶回路である。また、本発明は、前記記憶回路におい
て、前記第１のブロックデータ保持手段をシフトレジス
タによって構成したことを特徴とする。また本発明は、
前記記憶回路において、前記第２のブロックデータ保持
手段をシフトレジスタによって構成したことを特徴とす
る。

〔発明の実施例〕

先ず、本発明の原理について説明する。即ち、グラフィ
ックディスプレイにおけるマルチウィンドウは、例え
ば、第３図のように、ディスプレイの画面に複数の矩形
のウィンドウが重ねられて表示される。第３図の２つの
ウィンドウＡ及びＢは共に矩形であるが、ウィンドウＡ
は上にウィンドＢが重なっているため、複雑な形状にな
っている。ウィンドウが矩形の場合には、ウィンドウの
位置及びサイズのパラメータは、例えば左上の座標と右
下の座標の２組のデータで表わせるので、ウィンドウの
内部と外部の判定は簡単に行える。しかしながら、第３
図のウィンドウＡのように、他のウィンドウの下になっ
ている場合には、重なり方によりウィンドウを示すパラ
メータも変化するため、ウィンドウの内部と外部の判定
は複雑になり、ウィンドウの内部にのみデータを表示す
る処理、すなわちクリッピング処理はかなり難しい処理
になる。

これを解決する１つの方法を第４図に示す。第４図にお
いて、表示データは、画面全体がウィンドウである場
合、すなわちクリップ処理が不要の場合の図形データで
ある。マスクデータは、ウィンドウの内部と外部を示す
画面と同一サイズの２値データである。マスクデータ
は、対象となるウィンドウの矩形領域から、上に重なる
ウィンドウの領域を除くことで作ることができる。第４
図で斜線を引いた閉図形がウィンドウの内部であること
を示す領域で、それ以外の部分はウィンドウの外部領域
である。

この場合のクリッピング処理について説明する。まず図
形データを画面と同一サイズのメモリの別のエリアに展
開する。次に、画面のエリアに表示データをコピーする
が、コピーする時に対応する位置のマスクデータを参照
し、ウィンドウの内部領域であればコピーを実行し、外
部領域であればコピーを実行しない、すなわちマスクコ
ピーをすることで、第４図の下に示したクリッピングデ
ータの表示が可能となる。このように、マスクデータを
用いることで、クリッピング処理は簡単になる。この方
法は、原理的に、マスクデータが作れれば任意の形のウ
ィンドウが作れることになるが、マスクデータの作成と
マスクデータを参照しながらのコピーを行うために、画
面サイズのメモリを何回もアクセスする必要があり、通
常のメモリでは処理時間が長くなる。この場合のクリッ
ピング処理は、画面の端から順番にコピーを実行すれば
よいため、前述のデュアルポートRAMのシーケンシャル
アクセスの方法を拡張することで、高速動作の実現が可
能になる。

即ち、本発明は、外部からのアドレス信号により指定さ
れた任意の番地を読み出しあるいは書き込みする機能
と、外部からのアドレス信号により指定された番地から
のブロックデータを順番に読み出しあるいは外部からの
シリアルに入力したデータをブロックを単位に書き込み
する機能を有する記憶素子を有する記憶回路に関するも
のである。

次に、本発明の具体的一実施例を図面を用いて詳細に説
明する。

第10図は本実施例の記憶回路を用いたクリッピング表示
装置である。１はメモリセル、２はシリアルデータ処理
部、５はデータ処理装置、６はCRT表示器である。デー
タ処理装置５は、例えば第３図に示したマルチウィンド
ウの表示を実現するためのウィンドウパラメータ及び表
示図形データを記憶し、これらのデータを用いることで
図形の表示を実行する。データ処理装置５は、第３図に
示すような、クリッピング処理を必要とする場合は、ウ
ィンドウパラメータに基づくマスクデータ生成処理、図
形データの表示処理、シリアルデータ処理部２に対する
クリップ処理の実行制御を行う。シリアルデータ処理部
２は、CRT表示器６に対するビデオ信号の出力、クリッ
ピング処理を実行する。

第１図は本発明の一実施例である記憶回路の構成を示す
ブロック図である。第１図において、メモリセル１から
シリアルデータ処理部２へのデータ、あるいはシリアル
データ処理部２からメモリセル１へのデータは、メモリ
セルの１行を単位としたブロックデータである。シリア
ルデータ処理部２の詳細ブロック図を第５図に示す。S1
及びS2はシフトレジスタ、４は演算制御回路、ＧはEOR
ゲート、FFはフリップフロップである。メモリセル１か
らのブロックデータはシフトレジスタS1及びS2のパラレ
ル入力に接続され、ロード制御入力Ｌによりロードされ
る。シフトレジスタS1及びS2のCLKはシフトクロック入
力、SIはシフトデータ入力、SOはシフトデータ出力、PO
はパラレルデータ出力、シフトレジスタS1のＭはマスク
データ入力、MEはマスクイネーブル入力を意味する。演
算制御回路４のL1はシフトレジスタS1に対するロード制
御信号、MEはマスクイネーブル出力、L2はシフトレジス
タS2に対するロード制御信号、CLKはシフトクロック出
力である。フリップフロップFFのＤはデータ入力、Ｑは
データ出力、CLKはクロック入力、Ｒはリセット信号で
ある。シフトレジスタS2のパラレル出力はシフトレジス
タS1のマスク入力に接続され、マスク制御信号に用いら
れる。演算制御回路４からのマスクイネーブル信号ME
は、シフトレジスタS1のロード動作を、パラレル入力全
データをロードする通常ロードモードか、マスク入力デ
ータＭの値が１の所のみをロードするすなわちマスクロ
ードモードかを指定する。シフトレジスタS1のシリアル
出力SOはシリアル入力SIに接続され、ローテート動作を
行う。シフトレジスタS2のシリアル出力SOはEORゲート
Ｇに入力され、EORゲートＧとフリップフロップFFで、
シフトレジスタS2のデータの演算を実行する。シフトレ
ジスタS1でマスクコピー（クリッピング）処理が実行さ
れ、シフトレジスタS2、EORゲートＧ及びフリップフロ
ップFFでマスクデータ生成処理を実行する。演算制御回
路４は、マスクコピー処理及びマスクデータ生成処理の
制御を行う。

まず、マスクデータ生成処理の動作例について説明す
る。第６図はマスクデータ生成処理を実行する際のフリ
ップフロップFF及びシフトレジスタS2の内容を表わした
ものである。データ処理装置５からのマスク生成データ
ロード指示により、あらかじめ、メモリセル１に格納し
てあるマスク生成データを、メモリセル１はブロックす
なわち行を単位として出力し、演算制御回路４はロード
信号L2を出し、メモリセル１からの一行マスク生成デー
タをシフトレジスタS2のパラレル入力PIよりロードす
る。シフトレジスタS2へのロードのタイミングで、フリ
ップフロップFFはリセットされる。第６図では簡単にす
るため、メモリセル一行のビット数を８ビットにしてい
る。第６図の左の１ビットデータはフリップフロップの
出力データを、右の８ビットデータはシフトレジスタS2
の出力データを示している。８ビットデータは左がシフ
ト出力側を、右がシフト入力側を示している。

第５図の回路図から明らかなように、シフト出力データ
とフリップフロップFFの出力データのEORをとったデー
タをフリップフロップFFとシフトレジスタS2の入力とし
ているので、１ビットシフトした後の各々のデータは２
番目の図のように変わる。この場合、シフト出力データ
もフリップフロップFFの出力データも０のため０がシフ
トされている。２ビット目のシフトも同様に０がシフト
されるが、シフト出力データが１となるため、３ビット
シフトした時には、１がシフトされる。以下同様に、６
ビット目のシフトまで１をシフトする。６ビット目のシ
フトでシフト出力データが１となるため、７ビット目の
シフトでは０をシフトし、８ビット目のシフトでも０を
シフトし、最終的には図に示すような結果が得られる。
この例からわかるように、シフトレジスタS2とEORゲー
トＧとフリップフロップFFにより、マスク生成データの
１番目の１から２番目の１の直前までを１にしており、
一般的には、奇数番目の１から次の１の直前までを１と
し残りは０となるような変換が行われる。このことから
ラスタ単位に、マスクデータの０から１、１から０への
変化点のみに１をセットすることで、マスクデータの生
成が可能となる。したがって、第７図（ａ）のマスク生
成データ（黒い部分のみ１をセット）は、本回路によ
り、第７図（ｂ）のマスクデータへ変換される。

次にシフトレジスタS1の動作について説明する。通常の
データロードでは、演算制御回路４はロード信号L1のみ
を出力し、シフトレジスタS1は、メモリセルの一行デー
タをロードする。マスクロードの時には、演算制御回路
４はロード信号L1とマスクイネーブル信号MEを出力す
る。シフトレジスタS1は、マスクイネーブル信号がない
場合は、メモリセルの一行データを全てロードするが、
マスクイネーブル信号がある場合は、シフトレジスタS2
からのマスク入力信号Ｍが有効となり、マスク入力信号
Ｍの値が１のビットのみがロードされ、０のビットのと
ころは前の値を保持する。

次に本実施例の回路全体の動作例を第８図及び第９図に
より説明する。第８図はメモリセル内のデータを画面表
示と対応した図形として表わしている。メモリ１は、画
面表示データ領域Ｒ、ウィンドウ内表示データ領域Ｄ、
ウィンドウマスク生成データ領域Ｍの３種類に分割して
ある。この中で、実際にディスプレイ装置に表示される
領域は画面表示データ領域Ｒのみで、あとの２つは表示
対象領域にならない。第９図は、本実施例の表示動作の
タイミングチャートである。第９図（ａ）に示すよう
に、ラスタースキャン型の表示装置では、１画面の表示
は、水平ラスタ表示の繰返しで実現する。水平ラスタ表
示と１画面表示のタイミングの中には、帰線を消すため
表示されない期間が存在し、この期間にシフトレジスタ
S1に画面表示データ領域Ｒの１ラスタをロードすること
で、画面の表示をちらつきなしで行うことができる。従
来の回路では、シフトレジスタS1のみであるため、通常
の表示モードのみであるが、本実施例は、マルチウィン
ドウ表示のためのクリップ表示を実現するマスクロード
モードがある。このモードは、本実施例の回路を接続す
る処理装置５が、マスクロードモードを指定すること
で、１画面表示期間のみ行われ、次の画面表示からは、
通常の表示モードに戻る。

第９図（ｂ）は通常表示モード時の回路の動作を示すタ
イミングチャートである。このモードでは１ラスタの表
示開始前に、シフトレジスタS1に１ラスタのデータriを
画面表示データ領域Ｒからロードする。表示開始によ
り、シフトレジスタS1は、１ビットずつデータをシフト
し、１ラスタ表示終了で、シフトを終了する。１画面の
表示は、１ラスタずつ下へ移っていくことで実現され
る。

第９図（ｃ）はマスクロードモード時の回路の動作タイ
ミングを示している。このモードでは１ラスタの表示開
始前に、画面表示データ領域ＲからシフトレジスタS1に
１ラスタのデータriをロードし、マスク生成データ領域
ＭからシフトレジスタS2に１ラスタのマスク生成データ
miをロードする。表示開始により、シフトレジスタS1は
ローテイトシフトし、１ラスタ表示終了時にシフトレジ
スタS1の内容は表示開始前の値に戻る。さらに、表示開
始により、シフトレジスタS2は第６図に示したマスクデ
ータ生成処理を開始し、１ラスタ表示終了時にマスクデ
ータの生成も終了する。１ラスタ表示終了のタイミング
で、シフトレジスタS1にシフトレジスタS2の内容をマス
クデータとして、ウィンドウ内表示データ領域Ｄの１ラ
スタデータdiをマスクロードする。マスクロード終了
後、シフトレジスタS1の１ラスタデータを画面表示デー
タ領域Ｒの元のラスタ位置に書き込むことで１ラスタの
表示処理を終了する。１画面の表示は、通常表示モード
と同様１ラスタずつ上から下へ移っていくことで実現す
る。なお、マスクロードモードでの画面表示は、通常の
表示モードと同様にシフトレジスタS1のシフトデータに
より行うため、マスクロードモードの画面書き換えの結
果は、次の画面表示サイクルから反映される。以上に示
したように、本実施例の回路は、あらかじめ与えられた
データを用いて、クリッピング処理を行うものであり、
データは、本記憶回路に接続した処理装置５により作成
される。この処理装置５では、マルチウィンドウの中の
１つに対する書き換えの指示が外部から与えられたタイ
ミングで、対象ウィンドウのウィンドウ画像データをウ
ィンドウ内表示領域Ｄに展開し、ウィンドウの重なり情
報より得られるウィンドウ境界線をウィンドウマスク生
成データ領域Ｍに書き込み、記憶回路にマスクロードモ
ードの実行を指示する。本実施例の記憶回路によりクリ
ッピング処理が実行されるため、処理装置の処理は、対
象となる画像データのクリップを考慮しない展開処理
と、マスク生成データの書き込みだけとなり、高速なク
リップ処理が実現する。

以上の説明のように、本実施例では、表示データを生成
後最大１画面表示サイクルでクリッピングの処理が完了
するため、高速なクリッピングが可能となる。また、マ
スクデータは、マスクの境界を示すマスク生成データの
作成のみで済むため、マスクデータの生成も高速に行え
る。

また、実施例では、ウィンドウの形状を矩形として説明
したが、マスクデータの生成処理では、矩形であること
を仮定していないため、任意形状のウィンドウを表示す
ることが可能である。また、画面の１ラスタがメモリセ
ル１行である時には、１回の読み出しあるいは書き込み
は１メモリアクセスサイクルで実現できるため、マスク
コピーが高速に行える。

なお、本実施例では説明を簡単にするため、マスクデー
タ、表示データを１画面サイズあるとしたが、処理装置
５のプログラムによる矩形クリップにより、サイズを限
定することで、表示データ生成処理の短縮を図ってい
る。また、本実施例では、シフトレジスタS2のデータを
メモリセルに書くパスを省略しているが、このパスを作
ることで、図形の塗りつぶしに応用できることは明らか
である。また、シフトレジスタS1へのマスクロードは単
純マージで説明したが、論理和等の演算により、図形の
合成をしてもよいことも明らかである。また、マスク生
成データからマスクデータの生成を行う処理をビット単
位のシリアル動作で行っているが、パラレルに処理して
よいことも明らかである。また、マスクデータをシフト
レジスタS1に対するマスクロード制御信号としたが、メ
モリセル１に対する書き込み信号として用いてもよいこ
とも明らかである。

〔発明の効果〕

本発明によれば、マルチウィンド表示を行う際に必要な
クリッピング処理を、マスクデータ生成機能およびマス
クコピー機能により高速に実現できる効果を奏する。

【図面の簡単な説明】

第１図は実施例の記憶回路の構成図、第２図はデュアル
ポートRAMの構成図、第３図はマルチウィンドウ表示の
一例を示す図、第４図はクリッピング処理の例を説明す
るための図、第５図はシリアルデータ処理部の構成を示
すブロック図、第６図はマスクデータ生成の動作例を説
明するための図、第７図はマスク生成データの例を説明
するための図、第８図は実施例の動作例を説明するため
の図、第９図は表示動作を説明するためのタイムチャー
ト、第10図はクリッピング表示装置の構成例を示すブロ
ック図である。１……メモリセル、２……シリアルデータ処理部、３…
…シフトレジスタ、４……演算制御回路、５……データ
処理装置、６……CRT表示器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者木村光一神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者京田正神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内 (72)発明者榎本博道神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内 (72)発明者栗原良一神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内 (56)参考文献特開昭61−123875（ＪＰ，Ａ) 特開昭61−149989（ＪＰ，Ａ) 特開昭59−119385（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】表示データとマスクの境界を示すマスク生
成データとを記憶させたメモリセルと、外部からのアド
レス信号により指定された番地からのブロックを単位と
した表示データとマスク生成データとを前記メモリセル
から読出して処理を行うデータ処理部とを備え、該デー
タ処理部には、前記メモリセルに記憶されたブロックを
単位としたマスクの境界を示すマスク生成データを読出
して保持する第１のブロックデータ保持手段と、該第１
のブロックデータ保持手段に保持されたブロックを単位
としたマスク生成データに基づいてマスクの境界間のマ
スク領域を示すブロックを単位としたビット単位のマス
クデータを生成して前記第１のブロックデータ保持手段
に保持するマスクデータ生成手段と、該マスクデータ生
成手段で生成されて前記第１のブロックデータ保持手段
に保持されたブロックを単位としたビット単位のマスク
データによる指定に基づいて前記メモリセルからのブロ
ックを単位としたビット単位の表示データをビット単位
でクリッピング保持する第２のブロックデータ保持手段
とを有し、該第２のブロックデータ保持手段で保持され
たクリッピングデータを前記メモリセルに書込むように
構成したことを特徴とする記憶回路。
【請求項２】前記第１のブロックデータ保持手段をシフ
トレジスタによって構成したことを特徴とする特許請求
の範囲第１項記載の記憶回路。
【請求項３】前記第２のブロックデータ保持手段をシフ
トレジスタによって構成したことを特徴とする特許請求
の範囲第１項記載の記憶回路。