JPH0777005B2 - コサイン・イコライザ - Google Patents
コサイン・イコライザInfo
- Publication number
- JPH0777005B2 JPH0777005B2 JP62187420A JP18742087A JPH0777005B2 JP H0777005 B2 JPH0777005 B2 JP H0777005B2 JP 62187420 A JP62187420 A JP 62187420A JP 18742087 A JP18742087 A JP 18742087A JP H0777005 B2 JPH0777005 B2 JP H0777005B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- delay circuit
- stage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔概要〕 磁気ディスク装置に使用するコサイン・イコライザに関
し， 出力波形の波形歪を抑えると共にノイズに対するマージ
ンを上げることを目的とし， 磁気ヘッドのリード信号の増幅して信号ａを出力する入
力段と，所定の遅延時間を有し，出力側終端を開放した
遅延回路をそなえ，信号ａを遅延回路に入力し，所定の
遅延時間だけ遅延させた信号ｂを出力すると共に，遅延
回路の出力側終端が開放されていることにより，信号ａ
が所定の遅延時間の２倍だけ遅延して入力側に反射され
た信号ｃと信号ａとの和からなる信号ａ＋ｃを出力する
遅延信号生成段と，遅延信号生成段から出力される信号
ｂおよび信号ａ＋ｃを入力とし，それらの差信号ｂ−ｋ
（ａ＋ｃ）（k:定数）を出力する合成出力段とからなる
コサイン・イコライザにおいて，遅延回路（３）の入力
側終端抵抗は，その抵抗値が抵抗値調整手段により調整
可能に構成する。
し， 出力波形の波形歪を抑えると共にノイズに対するマージ
ンを上げることを目的とし， 磁気ヘッドのリード信号の増幅して信号ａを出力する入
力段と，所定の遅延時間を有し，出力側終端を開放した
遅延回路をそなえ，信号ａを遅延回路に入力し，所定の
遅延時間だけ遅延させた信号ｂを出力すると共に，遅延
回路の出力側終端が開放されていることにより，信号ａ
が所定の遅延時間の２倍だけ遅延して入力側に反射され
た信号ｃと信号ａとの和からなる信号ａ＋ｃを出力する
遅延信号生成段と，遅延信号生成段から出力される信号
ｂおよび信号ａ＋ｃを入力とし，それらの差信号ｂ−ｋ
（ａ＋ｃ）（k:定数）を出力する合成出力段とからなる
コサイン・イコライザにおいて，遅延回路（３）の入力
側終端抵抗は，その抵抗値が抵抗値調整手段により調整
可能に構成する。
また，遅延回路の入力側終端抵抗は，前記抵抗調整手段
により前記抵抗値が信号ａの振幅と遅延信号生成段の遅
延回路の入力側に反射された信号ｃの振幅とが一致する
ように調整されてなるように構成する。
により前記抵抗値が信号ａの振幅と遅延信号生成段の遅
延回路の入力側に反射された信号ｃの振幅とが一致する
ように調整されてなるように構成する。
本発明は，磁気ディスク装置に使用するコサイン・イコ
ライザに関する。
ライザに関する。
コンピュータの外部記憶装置として，磁気ディスク装置
が盛んに用いられている。
が盛んに用いられている。
磁気ディスクに連続したデジタル磁気記録信号を書き込
む場合，隣合ったデジタル磁気記録信号が互いに干渉し
合ってピークの部分が，書き込まれた位置に対してズレ
を生じる。これが，パターンピークシフトと呼ばれてい
るものである。
む場合，隣合ったデジタル磁気記録信号が互いに干渉し
合ってピークの部分が，書き込まれた位置に対してズレ
を生じる。これが，パターンピークシフトと呼ばれてい
るものである。
パターンピークシフトは，読み取りエラーの原因になる
ので，できるだけ低減させる必要がある。
ので，できるだけ低減させる必要がある。
このパターンピークシフトを低減させるためにコサイン
・イコライザが用いられる。
・イコライザが用いられる。
第３図は従来例を示す図，第４図は出力波形合成図であ
る。
る。
従来のコサイン・イコライザは，第３図に示すように，
入力段31,遅延信号生成段32および合成出力段34からな
る。
入力段31,遅延信号生成段32および合成出力段34からな
る。
入力段31は，リード信号１と反転リード信号１とからな
る平衡信号を入力とし，不平衡信号ａを出力する。
る平衡信号を入力とし，不平衡信号ａを出力する。
入力段の出力信号ａは，遅延信号生成段へ入力され，遅
延回路33により，入力段の出力信号ａのピークレベルの
1/2のレベルにおける時間幅の1/2の時間幅（第４図
（イ）のΔｔ）だけ遅延させられた信号ｂが生成され
る。さらに，遅延回路33の終端を開放とし，反射により
信号ｂが入力段の出力信号ａのピークレベルの1/2のレ
ベルにおける時間幅の1/2の時間幅（第４図（イ）のΔ
ｔ）だけ遅延させられた信号ｃが生成される。遅延信号
生成段32からは，信号ｂおよび信号ａ＋ｃが出力され
る。
延回路33により，入力段の出力信号ａのピークレベルの
1/2のレベルにおける時間幅の1/2の時間幅（第４図
（イ）のΔｔ）だけ遅延させられた信号ｂが生成され
る。さらに，遅延回路33の終端を開放とし，反射により
信号ｂが入力段の出力信号ａのピークレベルの1/2のレ
ベルにおける時間幅の1/2の時間幅（第４図（イ）のΔ
ｔ）だけ遅延させられた信号ｃが生成される。遅延信号
生成段32からは，信号ｂおよび信号ａ＋ｃが出力され
る。
遅延信号生成段32から出力された信号ｂおよび信号ａ＋
ｃは，合成出力段34に入力され，信号ｂ−ｋ（ａ＋ｃ）
（k:定数）がリード信号２として出力される。
ｃは，合成出力段34に入力され，信号ｂ−ｋ（ａ＋ｃ）
（k:定数）がリード信号２として出力される。
上記の波形合成の手順を第４図（イ），（ロ）および
（ハ）に示す。
（ハ）に示す。
従来のコサイン・イコライザでは，遅延信号生成段の遅
延回路の終端抵抗として作用する入力段の出力抵抗が固
定抵抗であるため，これが遅延回路のインピーダンスと
マッチングしていない場合，出力のリード信号２の出力
波形が，第５図（ａ）および（ｂ）に示す従来例の出力
波形図のように，（イ）および（ロ）の部分において0V
に対してオフセットをもち，波形歪を生じる。
延回路の終端抵抗として作用する入力段の出力抵抗が固
定抵抗であるため，これが遅延回路のインピーダンスと
マッチングしていない場合，出力のリード信号２の出力
波形が，第５図（ａ）および（ｂ）に示す従来例の出力
波形図のように，（イ）および（ロ）の部分において0V
に対してオフセットをもち，波形歪を生じる。
このため，上記（イ）および（ロ）の部分にノイズ成分
がのった場合，そのノイズ成分をピークと認識する場合
が生じ，回路全体のノイズに対するマージンがなくなる
という問題が生じていた。本発明は，出力波形の波形歪
を抑えると共にノイズに対するマージンを上げたコサイ
ン・イコライザを提供することを目的とする。
がのった場合，そのノイズ成分をピークと認識する場合
が生じ，回路全体のノイズに対するマージンがなくなる
という問題が生じていた。本発明は，出力波形の波形歪
を抑えると共にノイズに対するマージンを上げたコサイ
ン・イコライザを提供することを目的とする。
第１図は，本発明の原理説明図である。
第１図に示すように，本発明のコサイン・イコライザ
は，リード信号１と反転リード信号１とからなる平衡信
号を入力とし，不平衡信号ａを出力する入力段１と，こ
の入力段の出力信号ａを入力とし，遅延回路３により所
定の時間だけ遅延させた信号ｂおよび入力段の出力信号
ａと信号ｂを遅延回路の終端を開放とすることにより反
射させて所定の時間だけ遅延させた信号ｃとの和信号ａ
＋ｃを出力する遅延信号生成段２と，この遅延信号生成
段２の出力ｂおよびａ＋ｃを入力とし，入力段１の出力
信号ａを所定の時間だけ遅延させた信号ｂから入力段の
出力信号ａと入力段１の入力信号ａを所定の時間だけ遅
延させた信号ｂをさらに所定時間だけ遅延させた信号ｃ
との和信号ａ＋ｃを差し引いた信号ｂ−ｋ（ａ＋ｃ）
（k:定数）をリード信号２として出力する合成出力段４
からなり，遅延回路３の終端抵抗として作用する入力段
１の出力抵抗の抵抗値を調整可能にしたものである。
は，リード信号１と反転リード信号１とからなる平衡信
号を入力とし，不平衡信号ａを出力する入力段１と，こ
の入力段の出力信号ａを入力とし，遅延回路３により所
定の時間だけ遅延させた信号ｂおよび入力段の出力信号
ａと信号ｂを遅延回路の終端を開放とすることにより反
射させて所定の時間だけ遅延させた信号ｃとの和信号ａ
＋ｃを出力する遅延信号生成段２と，この遅延信号生成
段２の出力ｂおよびａ＋ｃを入力とし，入力段１の出力
信号ａを所定の時間だけ遅延させた信号ｂから入力段の
出力信号ａと入力段１の入力信号ａを所定の時間だけ遅
延させた信号ｂをさらに所定時間だけ遅延させた信号ｃ
との和信号ａ＋ｃを差し引いた信号ｂ−ｋ（ａ＋ｃ）
（k:定数）をリード信号２として出力する合成出力段４
からなり，遅延回路３の終端抵抗として作用する入力段
１の出力抵抗の抵抗値を調整可能にしたものである。
リード信号１と反転リード信号１とからなる平衡信号が
入力段１に入力され，入力段１から不平衡信号ａが出力
される。
入力段１に入力され，入力段１から不平衡信号ａが出力
される。
入力段１の出力信号ａのピークレベルの1/2のレベルに
おける時間幅の1/2の時間幅（第４図（イ）のΔｔ）だ
け遅延させられた信号ｂが生成される。さらに，遅延回
路３の終端を開放にすることによる反射により，信号ｂ
が入力段１の出力信号ａのピークレベルの1/2のレベル
における時間幅の1/2の時間幅（第４図（イ）のΔｔ）
だけ遅延させられた信号ｃが生成される。
おける時間幅の1/2の時間幅（第４図（イ）のΔｔ）だ
け遅延させられた信号ｂが生成される。さらに，遅延回
路３の終端を開放にすることによる反射により，信号ｂ
が入力段１の出力信号ａのピークレベルの1/2のレベル
における時間幅の1/2の時間幅（第４図（イ）のΔｔ）
だけ遅延させられた信号ｃが生成される。
この時，遅延回路３の終端抵抗として作用する入力段の
出力抵抗R4の抵抗値を調整して，信号ａの振幅と信号ｃ
の振幅とを等しくさせる。
出力抵抗R4の抵抗値を調整して，信号ａの振幅と信号ｃ
の振幅とを等しくさせる。
遅延信号生成段２からは，信号ｂおよび信号ａ＋ｃが出
力される。
力される。
遅延信号生成段２から出力された信号ｂおよび信号ａ＋
ｃは，合成出力段４に入力され，合成出力段４からはリ
ード信号２として信号ｂ−ｋ（ａ＋ｃ）（k:定数）が出
力される。
ｃは，合成出力段４に入力され，合成出力段４からはリ
ード信号２として信号ｂ−ｋ（ａ＋ｃ）（k:定数）が出
力される。
以上のように，本発明では，遅延回路３の入力側終端抵
抗R4の抵抗値を抵抗値調整手段により調整可能にしてい
る。これにより，遅延回路の入力側終端抵抗R4は，抵抗
調整手段によりその抵抗値が入力段１が出力する信号ａ
の振幅と遅延信号生成段２の遅延回路３の入力側に反射
された信号ｃの振幅とが一致するように調整することが
可能になる。
抗R4の抵抗値を抵抗値調整手段により調整可能にしてい
る。これにより，遅延回路の入力側終端抵抗R4は，抵抗
調整手段によりその抵抗値が入力段１が出力する信号ａ
の振幅と遅延信号生成段２の遅延回路３の入力側に反射
された信号ｃの振幅とが一致するように調整することが
可能になる。
その結果，コサイン・イコライザにおいて，遅延回路の
インピーダンス・マッチングと，伝達ロスによる全反射
波形の振幅ロスとを同時に補正することが可能になる。
インピーダンス・マッチングと，伝達ロスによる全反射
波形の振幅ロスとを同時に補正することが可能になる。
さらに，コサイン・イコライザの出力波形歪を抑えると
共にノイズに対するマージンを上げることができる。
共にノイズに対するマージンを上げることができる。
第２図は，本発明の１実施例構成図である。
本実施例のコサイン・イコライザは，リード信号１と反
転リード信号１とからなる平衡信号を入力とし，不平衡
信号ａに出力する入力段21と，この入力段の出力信号ａ
を入力とし，遅延回路23により所定の時間だけ遅延させ
た信号ｂおよびこの信号ｂを遅延回路23の終端を開放す
ることにより反射させて所定の時間だけ遅延させた信号
ｃを出力する遅延信号生成段22と，この遅延信号生成段
22の出力ｂおよびａ＋ｃを入力とし，入力段21の出力信
号ａを所定の時間だけ遅延させた信号ｂから，入力段21
の出力信号ａと，入力段21の出力信号ａを所定の時間だ
け遅延させた信号ｂをさらに所定時間だけ遅延させた信
号ｃとの和ａ＋ｃを差し引いたリード信号２（ｂ−ｋ
（ａ＋ｃ））（k:定数）を出力する合成出力段24からな
り，遅延回路23の終端抵抗として作用する入力段21の出
力抵抗を固定抵抗R4とスイッチsw1〜sw4の組み合わせに
より抵抗R11〜R14を選択して並列接続することにより調
節可能にしたものである。
転リード信号１とからなる平衡信号を入力とし，不平衡
信号ａに出力する入力段21と，この入力段の出力信号ａ
を入力とし，遅延回路23により所定の時間だけ遅延させ
た信号ｂおよびこの信号ｂを遅延回路23の終端を開放す
ることにより反射させて所定の時間だけ遅延させた信号
ｃを出力する遅延信号生成段22と，この遅延信号生成段
22の出力ｂおよびａ＋ｃを入力とし，入力段21の出力信
号ａを所定の時間だけ遅延させた信号ｂから，入力段21
の出力信号ａと，入力段21の出力信号ａを所定の時間だ
け遅延させた信号ｂをさらに所定時間だけ遅延させた信
号ｃとの和ａ＋ｃを差し引いたリード信号２（ｂ−ｋ
（ａ＋ｃ））（k:定数）を出力する合成出力段24からな
り，遅延回路23の終端抵抗として作用する入力段21の出
力抵抗を固定抵抗R4とスイッチsw1〜sw4の組み合わせに
より抵抗R11〜R14を選択して並列接続することにより調
節可能にしたものである。
リード信号１と反転リード信号１とからなる平衡信号が
入力段21に入力され，入力段から不平衡信号ａが出力さ
れる。
入力段21に入力され，入力段から不平衡信号ａが出力さ
れる。
入力段21の出力信号ａは，遅延信号生成段22に入力さ
れ，遅延回路23により，入力段21の出力信号ａのピーク
レベルの1/2のレベルにおける時間幅の1/2の時間幅（第
４図（イ）のΔｔ）だけ遅延させられた信号ｂが生成さ
れる。さらに，遅延回路23の終端を開放にすることによ
る反射により，信号ｂが入力段21の出力信号ａのピーク
レベルの1/2のレベルにおける時間幅の1/2の時間幅（第
４図（イ）のΔｔ）だけ遅延させられた信号ｃが生成さ
れる。
れ，遅延回路23により，入力段21の出力信号ａのピーク
レベルの1/2のレベルにおける時間幅の1/2の時間幅（第
４図（イ）のΔｔ）だけ遅延させられた信号ｂが生成さ
れる。さらに，遅延回路23の終端を開放にすることによ
る反射により，信号ｂが入力段21の出力信号ａのピーク
レベルの1/2のレベルにおける時間幅の1/2の時間幅（第
４図（イ）のΔｔ）だけ遅延させられた信号ｃが生成さ
れる。
この時，遅延回路23の終端抵抗として作用する入力段21
の出力抵抗を固定抵抗R4とスイッチsw1〜sw4の組み合わ
せにより抵抗R11〜R14を選択して並列接続することによ
り抵抗値を調整して，信号ａの振幅と信号ｃの振幅とを
等しくさせる。
の出力抵抗を固定抵抗R4とスイッチsw1〜sw4の組み合わ
せにより抵抗R11〜R14を選択して並列接続することによ
り抵抗値を調整して，信号ａの振幅と信号ｃの振幅とを
等しくさせる。
遅延信号生成段22からは，信号ｂおよび信号ａ＋ｃが出
力される。
力される。
遅延信号生成段22から出力された信号ｂおよび信号ａ＋
ｃは，合成出力段24に入力され，合成出力段24からはリ
ード信号２として信号ｂ−ｋ（ａ＋ｃ）（k:定数）が出
力される。
ｃは，合成出力段24に入力され，合成出力段24からはリ
ード信号２として信号ｂ−ｋ（ａ＋ｃ）（k:定数）が出
力される。
本発明では，遅延回路の入力側終端抵抗の抵抗値を抵抗
値調整手段により調整可能にしている。これにより，遅
延回路の入力側終端抵抗は，抵抗調整手段によりその抵
抗値が入力段が出力する信号ａの振幅と遅延信号生成段
の遅延回路の入力側に反射された信号ｃの振幅とが一致
するように調整することが可能になる。
値調整手段により調整可能にしている。これにより，遅
延回路の入力側終端抵抗は，抵抗調整手段によりその抵
抗値が入力段が出力する信号ａの振幅と遅延信号生成段
の遅延回路の入力側に反射された信号ｃの振幅とが一致
するように調整することが可能になる。
その結果，コサイン・イコライザにおいて，遅延回路の
インピーダンス・マッチングと，伝達ロスによる全反射
波形の振幅ロスとを同時に補正することが可能になる。
インピーダンス・マッチングと，伝達ロスによる全反射
波形の振幅ロスとを同時に補正することが可能になる。
さらに，コサイン・イコライザの出力波形歪を抑えると
共にノイズに対するマージンを上げることができる。
共にノイズに対するマージンを上げることができる。
第１図は本発明の原理説明図，第２図は本発明の１実施
例構成図，第３図は従来例を示す図，第４図は出力波形
合成図，第５図は従来例の出力波形図である。 第１図において， 1:入力段 2:遅延信号生成段 3:遅延回路 4:合成出力段
例構成図，第３図は従来例を示す図，第４図は出力波形
合成図，第５図は従来例の出力波形図である。 第１図において， 1:入力段 2:遅延信号生成段 3:遅延回路 4:合成出力段
Claims (2)
- 【請求項１】磁気ヘッドのリード信号を増幅して信号ａ
を出力する入力段（１）と， 所定の遅延時間を有し，出力側終端を開放した遅延回路
（３）をそなえ，信号ａを遅延回路（３）に入力し，所
定の遅延時間だけ遅延させた信号ｂを出力すると共に，
遅延回路（３）の出力側終端が開放されていることによ
り，信号ａが所定の遅延回路の２倍だけ遅延して入力側
に反射された信号ｃと信号ａとの和からなる信号ａ＋ｃ
を出力する遅延信号生成段（２）と， 遅延信号生成段（２）から出力される信号ｂおよび信号
ａ＋ｃを入力とし，それらの差信号ｂ−ｋ（ａ＋ｃ）
（k:定数）を出力する合成出力段（４）とからなるコサ
イン・イコライザにおいて， 遅延回路（３）の入力側終端抵抗は，その抵抗値が抵抗
値調整手段により調整可能に構成されている ことを特徴とするコサイン・イコライザ。 - 【請求項２】特許請求の範囲第１項に記載のコサイン・
イコライザにおいて， 遅延回路（３）の入力側終端抵抗は，前記抵抗調整手段
により前記抵抗値が信号ａの振幅と遅延信号生成段
（２）の遅延回路（３）の入力側に反射された信号ｃの
振幅とが一致するように調整されてなる ことを特徴とするコサイン・イコライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62187420A JPH0777005B2 (ja) | 1987-07-27 | 1987-07-27 | コサイン・イコライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62187420A JPH0777005B2 (ja) | 1987-07-27 | 1987-07-27 | コサイン・イコライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432407A JPS6432407A (en) | 1989-02-02 |
| JPH0777005B2 true JPH0777005B2 (ja) | 1995-08-16 |
Family
ID=16205734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62187420A Expired - Lifetime JPH0777005B2 (ja) | 1987-07-27 | 1987-07-27 | コサイン・イコライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777005B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091708A (ja) * | 1983-10-25 | 1985-05-23 | Hitachi Ltd | 波形等化回路 |
-
1987
- 1987-07-27 JP JP62187420A patent/JPH0777005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432407A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4005268A (en) | Solid state echo producing system | |
| US3927420A (en) | Frequency dependent compensating circuit for magnetic recording signals | |
| US4786989A (en) | Waveform equalizer for signal reproduced from a magnetic recording medium | |
| JP2799071B2 (ja) | 磁気記録再生装置 | |
| JPH0777005B2 (ja) | コサイン・イコライザ | |
| US4644424A (en) | Equalizer used for magnetic storage device | |
| US4317144A (en) | Azimuth correction of head gaps | |
| JPH0548522B2 (ja) | ||
| JPH0458676A (ja) | 輪郭補正回路 | |
| JP2511847B2 (ja) | 波形等化回路 | |
| EP0077631A1 (en) | Signal phase and amplitude equalising circuit | |
| JPH03100970A (ja) | 入力信号の波形補正装置 | |
| JPS60137116A (ja) | 波形等化器 | |
| JPS6251004A (ja) | 波形等化回路 | |
| JPS63217712A (ja) | デイジタル情報再生装置 | |
| SU1269187A2 (ru) | Устройство дл коррекции уровн ограничени при воспроизведении двоичной последовательности с носител магнитной записи | |
| JPS6390380U (ja) | ||
| JPH0231305A (ja) | 磁気ディスク装置の波形等化回路 | |
| JP2770886B2 (ja) | 磁気記録再生装置 | |
| JPS59165209A (ja) | 波形等化回路 | |
| JPH04248103A (ja) | 波形整形回路 | |
| JPS6243209A (ja) | 波形整形回路 | |
| JPH02201708A (ja) | ディスク装置の再生回路 | |
| JPH02201705A (ja) | ディスク装置の再生回路 | |
| JPH0422215A (ja) | パルス幅可変回路 |