JPH0778190A - 回路設計支援装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路設計の効率化を図るために、回路設計情
報を論理的な整合性を維持した状態で分割し、また、分
割した回路設計情報を統合する機能を備えた回路設計支
援装置を提供する。 【構成】 回路の構成を表わす元データファイルの中
に、ファイル名称７１とレイアウト設計情報７３と関連
ファイル情報７５とを含ませた。そして、回路を分割し
てできるブロックの構成を表す子データファイルの名称
を関連ファイル情報７５の中に格納する。また、子デー
タファイルのレイアウト設計情報の構成は、元データフ
ァイルと同様にする。各ブロックのレイアウト設計作業
が完了すれば、子データファイルのレイアウト設計情報
を接続情報８３に基づいて元データファイルの中に統合
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回路の設計情報を分割
または統合する機能を有した回路設計支援装置に関す
る。

【０００２】

【従来の技術】従来、プリント基板回路や半導体集積回
路などの回路設計を支援するための装置としてＣＡＤ
（Computer Aided Design ）システムが多く用いられて
いる。これらのＣＡＤシステムには、回路設計作業の高
度化、省力化を図るために、回路を構成するための要素
を図形で表した図形情報と、各要素の属性や要素相互の
接続関係などを表すための論理情報とを組み合わせて管
理する機能が備えられている。

【０００３】

【発明が解決しようとする課題】ところで、昨今では、
回路の機能を向上させるために、さらに高密度で大規模
な回路の開発が進められている。構造が複雑な回路を設
計する際には、回路をいくつかのブロックに分割し、ブ
ロックごとに設計作業を行なうことがある。

【０００４】しかしながら、従来の回路設計支援装置
は、分割してできたブロック間の論理データの整合性を
保つために設計者は多大な労力を必要とすることが多か
った。

【０００５】また、各ブロックを個別に平行して設計し
た後、回路規則シミュレータなどを用いて回路全体を検
証する際には、各ブロックのデータに基づいて改めて回
路全体のデータを作成しなければならなかった。

【０００６】本発明は、このような回路設計の効率化を
図る上での問題点を解決するためになされたものであ
り、回路設計情報を論理的な整合性を維持した状態で分
割し、また、分割した回路設計情報を統合する機能を備
えた回路設計支援装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明は、回路の構成を表すための設計
情報を格納する第１の格納手段と、前記第１の格納手段
が格納した設計情報が表す回路を分割する位置を指定す
るための指定手段と、前記指定手段によって指定された
位置で前記回路を分割してできる複数の回路のそれぞれ
の構成を表すための複数の設計情報と、前記複数の回路
の相互の論理的な接続関係を表すための情報とを前記第
１の格納手段に格納された情報に基づいて生成する分割
手段と、前記複数の設計情報と前記論理的な接続関係を
表すための情報とを格納する第２の格納手段とを含むも
のである。

【０００８】請求項２記載の発明は、前記論理的な接続
関係を表すための情報に基づいて、前記複数の設計情報
を統合するための統合手段と、前記統合手段によって統
合された設計情報を格納する第３の格納手段とをさらに
含むものである。

【０００９】請求項３記載の発明は、前記設計情報が、
他の設計情報を参照するための参照情報を含むことが可
能であり、前記参照情報によって前記複数の設計情報を
参照する参照手段をさらに含むものである。

【００１０】

【作用】請求項１記載の構成により、回路の構成を表す
ための設計情報を第１の格納手段が格納する。第１の格
納手段が格納した設計情報が表す回路を分割する位置を
指定手段によって指定する。その指定された位置で回路
を分割してできる複数の回路のそれぞれの構成を表すた
めの複数の設計情報と、複数の回路の相互の論理的な接
続関係を表すための情報とを分割手段が第１の格納手段
に格納された情報に基づいて生成する。分割手段が生成
した複数の設計情報と論理的な接続関係を表すための情
報とを第２の格納手段が格納する。

【００１１】請求項２記載の構成により、論理的な接続
関係を表すための情報に基づいて、統合手段が複数の設
計情報を統合する。統合手段によって統合された設計情
報を第３の格納手段が格納する。

【００１２】請求項３記載の構成により、設計情報に含
まれる参照情報によって参照手段が他の設計情報を参照
する。

【００１３】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は、本実施例による回路レイアウト
設計支援装置（以下単に「装置」という）１０の全体構
成を示すブロック図である。装置１０は、外部の回路論
理設計システム１１から回路の機能を表す論理設計デー
タを受取り、ＣＡＤシステムを実行して回路の実装上の
レイアウトを設計するためのものである。装置１０は、
全体を制御するＣＰＵ（Central Processing Unit ）１
２と、このＣＰＵ１２のメモリとして機能するＲＡＭ
（Random Access Memory）１４と、起動処理や基本入出
力処理などを行なうためのシステムプログラムを格納し
たＲＯＭ（Read Only Memory）１６と、各種処理プログ
ラムやデータを格納するための外部記憶装置１８とを含
む。さらに、装置１０は、ＣＡＤデータを表示するため
のＣＲＴ（Cathode Ray Tube）２０と、このＣＲＴ２０
に表示するデータを記憶保持するための表示バッファ２
２と、データや操作命令を入力するためのキーボード２
４と、ＣＲＴ２０の画面上の位置やメニューに表示され
た操作命令を指示するためのマウス２６と、作成した回
路設計図を出力するためのプロッタ３２と、データを印
刷出力するためのプリンタ３６とを含む。

【００１４】外部記憶装置１８には、装置１０の基本動
作を管理するためのＯＳ（Operating System）４０と、
ＣＡＤの基本コマンドプログラムや図形処理用の関数な
どを含むＣＡＤ基本システム４２と、このＣＡＤ基本シ
ステム４２を応用した変換処理プログラム４３とレイア
ウト設計処理プログラム４４と分割処理プログラム４６
と統合処理プログラム４８となどの処理プログラムが格
納されている。さらに、外部記憶装置１８には、回路論
理設計システム１１から入力される論理設計データを格
納するための論理設計データ格納領域４９と、論理設計
データに基づいて作成されるレイアウト設計データを格
納するためのレイアウト設計データ格納領域５０とが設
けられている。

【００１５】変換処理プログラム４３は、論理設計デー
タ格納領域４９に格納された論理設計データを装置１０
において回路のレイアウトを設計するためのレイアウト
設計データに変換するためのプログラムである。この変
換処理プログラム４３が出力するデータがレイアウト設
計データ格納領域５０に格納される。レイアウト設計処
理プログラム４４は、レイアウト設計データ格納領域５
０に格納されたデータに対して、回路の構成要素や構成
要素間の配線を図形情報として入力したり、各要素の属
性を設定したりするためのプログラムである。また、分
割処理プログラム４６は、レイアウト設計データ格納領
域５０に格納されたデータによって表わされる回路を複
数のブロックに分割するためのプログラムである。ま
た、統合処理プログラム４８は、分割処理プログラム４
６によって分割されたブロックのデータを統合するため
のプログラムである。レイアウト設計データ格納領域５
０に格納されたデータファイルは、設計された回路の接
続関係の整合性や回路規則に対する妥当性を検証するた
めの検証シミュレータシステム６０によってＣＰＵ１２
を介して読出され、検証シミュレーションを行なうこと
が可能である。

【００１６】図２は、装置１０を用いた回路レイアウト
設計処理の手順とデータの流れを示すブロック図であ
る。また、図３ないし図６は、ＣＲＴ２０（図１）の画
面に表示されるデータの一例を示す図である。図２ない
し図６を参照して、装置１０の処理の概要を説明する。

【００１７】回路論理設計システム１１からＣＰＵ１２
を介して入力された論理設計データは、外部記憶装置１
８の論理設計データ格納領域４９に格納される。この論
理設計データは、回路の機能を表すデータであり、たと
えば、図３に示すような構成である。なお、図３には、
例として３つの機能ブロックＡ，Ｂ，Ｃから構成される
回路を例示した。装置１０に入力された論理設計データ
は、変換処理プログラム４３（図１）によってレイアウ
ト設計データに変換される。図４にレイアウト設計デー
タの一例を示す。次に、変換処理によって生成されたレ
イアウト設計データを分割処理プログラム４６（図１）
によって複数のレイアウトブロックに分割する。例で
は、上記図３に示した機能ブロックＡ，Ｂ，Ｃごとに３
つのレイアウトブロックに分割し、レイアウト設計デー
タＡ，Ｂ，Ｃを生成する様子を示した。分割されてでき
たレイアウト設計データＡ，Ｂ，Ｃの画面表示例を図５
に示す。なお、分割処理プログラム４６の処理の詳細に
ついては後述する。

【００１８】次に、各レイアウト設計データＡ，Ｂ，Ｃ
に対して、個別にレイアウト設計処理を行なう。レイア
ウト設計処理は、レイアウト設計処理プログラム４４
（図１）を用いて行なう。このように、回路全体をたと
えば機能別のブロックに分割して個別に設計作業を行な
うことにより、回路の集積度が高い場合であったり、規
模が大きい場合であっても、設計者の作業分担が可能と
なり、柔軟に対応できる。

【００１９】各機能ブロックについてレイアウト設計処
理が完了すれば、統合処理プログラム４８（図１）によ
ってレイアウト設計データＡ，Ｂ，Ｃを統合する。統合
後のレイアウト設計データの画面表示例を図６に示す。
そして、統合後のレイアウト設計データに対して検証シ
ミュレータシステム６０による検証処理を行ない、回路
設計の整合性や妥当性などを検証する。検証の結果、不
具合が発見されれば再びレイアウト設計処理に戻って、
不具合のあるブロックについてレイアウト設計データを
修正し、統合処理を経て再度検証処理を行なう。検証処
理によって回路設計が適正であると判断されれば、設計
完了データとして出力する。なお、統合処理プログラム
４８の処理の詳細については後述する。また、回路論理
設計システム１１、変換処理プログラム４３、レイアウ
ト設計プログラム４４、検証シミュレータシステム６０
については、本実施例の特徴を含むものではなく、従来
と同様の構成であるので説明を省略する。

【００２０】図７は、レイアウト設計データのファイル
構成を示す模式図である。図７（ａ）は、分割処理後の
元データファイルの構成を示し、図７（ｂ）は、元デー
タファイルを分割処理して生成されたデータファイル
（以下「子データファイル」という）の構成を示す。さ
らに、図７（ｃ）は、子データファイルを分割して生成
されたデータファイル（以下「孫データファイル」とい
う）の構成を示す図である。図７（ａ）に示すように、
レイアウト設計データファイルは、ファイル名称７１と
レイアウト設計情報７３と関連ファイル情報７５とを含
む。ファイル名称７１はデータファイルを参照するため
のものである。レイアウト設計情報７３は、回路全体の
構成や含まれる部品の種類、部品の配置位置、部品間の
接続関係を示す情報である。レイアウト設計情報７３に
は、設計仕様情報８１と接続情報８３と部品情報８５と
図形情報８７とライブラリ情報８９とが含まれる。な
お、レイアウト設計情報７３に含まれる各情報の詳細に
ついては後述する。

【００２１】関連ファイル情報７５は、子データファイ
ルの名称を含む。図７（ｂ）に示す子データファイル
は、回路を分割してできた各ブロックのレイアウト設計
情報が格納されたデータファイルである。元データファ
イルに対する処理中に、その子データファイルを参照す
る必要があるために、元データファイルに子データファ
イルの名称を格納した。

【００２２】子データファイルの構成は、元データファ
イルの構成と同様であり、ファイルの名称９１とレイア
ウト設計情報９３と関連ファイル情報９５とを含む。子
データファイルの関連ファイル情報９５には、図７
（ｃ）に示すように、孫データファイルの名称が格納さ
れる。

【００２３】このように、本実施例では、回路および回
路を分割してできたブロックについてのレイアウト設計
データファイルを階層化して管理し、元データファイル
から順次検索できるように構成した。これにより、ブロ
ックごとに個別にレイアウト設計作業を行なっている場
合であっても、必要に応じて随時元データや他のブロッ
クのデータを参照することが可能となる。

【００２４】次に、図７に示したレイアウト設計情報７
３の詳細について説明する。図８は、設計仕様情報８１
の構成を示す模式図である。設計仕様情報８１には、回
路全体の仕様を表すために、寸法を示す「基板外形サイ
ズ」１０１と論理接続情報の単位となるネット（後述）
の最大番号を示す「最大ネット番号」１０３と、接続し
なければいけない配線の数を示す「配線数」１０５と、
接続が完了した配線の数を示す「配線済み数」１０７
と、基板の層数を示す「基板層数」１０９と、基板の特
性を示す「クリアランス値」１１１と、２つの層の組み
合わせを定義するための「配線ペア数／配線ペア番号」
１１３とが格納されている。この設計仕様情報８１は、
元データファイルから子データファイルおよび孫データ
ファイルへ共通して同一の内容が引継がれる。

【００２５】図９（ａ）は、接続情報８３の構成を示す
模式図である。接続情報８３には、回路に含まれる部品
に設けられたピンの接続関係を示す情報が含まれる。各
ピンは、所定の条件、たとえば「電位的に等価である」
などの条件によってネットと呼ばれるグループに含めら
れる。図９（ｂ）は、部品番号“０／２”の部品が５つ
のピンを有し、各ピンが属するネットの名称（SIGNAL
NAME）は、それぞれ“Ｓ＄ＯＰＥＮ”，“％％％２００
０２”，“％％％２０００３”，“％％％２０００
３”，“％％％２０００３”であることが示されてい
る。このネットによって回路における論理的な接続情報
が管理され、また、回路を分割してできたブロック間の
論理的な接続情報が維持される。接続情報８３には、こ
のネットの構成を表すための情報として、回路（または
ブロック）に含まれる「ネット数」１２１を先頭に格納
し、続いて、ネットごとの情報を格納する。ネットごと
の情報には、ネットを特定するための「ネット番号／ネ
ット名」１２３と、ネットに含まれる「端子（ピン）
数」１２５と、通常配線か一筆書き配線かなどを識別す
るための「配線方法」１２７と、電源かＧＮＤかなどを
識別するための「データの種類」１２９と、「電圧値」
１３１と、ネットの配線層を表すための「内層番号」１
３３と、含まれるピンを特定するための「部品番号／ピ
ン番号／ピン属性／サブネット番号」１３５とが含まれ
る。サブネット番号とは、ネットに含まれるピンとピン
との間のローカルな接続関係を表わすための番号であ
る。

【００２６】図１０は、部品情報８５の構成を示す模式
図である。部品情報８５には、回路に含まれる各部品の
情報が含まれる。部品に関する情報としては、基板の表
に実装するかまたは裏に実装するかを識別するための
「実装層」１４１と、部品の配置位置を示す「部品座
標」１４３と、「部品名」１４５と、部品に対応するラ
イブラリ（後述）の名称を示す「部品ライブラリ名」１
４７と、部品を特定するための「部品番号」１４９と、
部品に含まれるシルクの発生値やシルクの基本形状を定
義するライブラリの名称を示す「シルク情報」１５１
と、部品が有するピンの座標やピンが含まれるネットの
番号、サブネット番号、対応する回路点番号などを示す
「ピン情報」１５３がある。

【００２７】図１１は、図形情報８７の構成を示す模式
図である。図形情報８７には、回路の外形形状やピンと
ピンとを接続するための配線図形などの図形に関する情
報が含まれる。含まれる情報としては、「図形の座標」
１５４と、「層」１５５と、図形が配線の場合の「ネッ
ト番号／サブネット番号」１５７と、何の図形であるか
を示す「属性」１５９などがある。

【００２８】図１２は、ライブラリ情報８９の構成を示
す模式図である。ライブラリ情報８９には、基本形状ラ
イブラリ１６１と部品形状ライブラリ１６３と部品論理
ライブラリ１６５とが含まれる。基本形状ライブラリ１
６１は、ランド、ソルダ、ドリルや部品外形、シルクな
どの形状を表す図形要素を個々に定義するためのライブ
ラリである。各図形要素は、線分、円、円弧、矩形、多
角形、文字列などを単独、または組み合わせて定義す
る。部品形状ライブラリ１６３は、基本形状ライブラリ
１６１内で定義した図形要素を組み合わせて、部品の外
形やピンの位置、シルクデータの位置などを設定し、部
品の形状を定義するためのライブラリである。部品論理
ライブラリ１６５は、各部品に対して論理情報を属性と
して付加するためのライブラリである。付加する論理情
報としては、部品の種類（抵抗、コンデンサ、面実装の
型など）、部品の高さ、ゲート（回路素子）数、各ゲー
トのピンの入出力順序などがある。

【００２９】図１３は、上記図１に示した分割処理プロ
グラム４６の処理の詳細を示すフローチャートである。
分割処理プログラム４６が起動すると、外部記憶装置１
８のレイアウト設計データ格納領域５０からレイアウト
設計データが読出され、ＣＰＵ１２によって表示バッフ
ァ２２に出力される。表示バッファ２２に格納されたレ
イアウト設計データに基づいてＣＲＴ２２に、たとえば
上記図４に示した回路のレイアウト設計画面が表示され
る（Ｓ１１）。表示されたレイアウト設計画面上で、マ
ウス２６によってカーソル（図示せず）を移動し、回路
の分割位置を指定する（Ｓ１３）。分割位置を指定する
際には、たとえば、図１４の模式図に示すように、任意
の多角形Ｄ１〜Ｄ６を入力した後、キーボード２４から
実行キーを押下して分割位置を決定する。分割位置が適
正か否かをチェックし（Ｓ１４）、適正でなければエラ
ーを表示する（Ｓ１５）。

【００３０】分割位置が決定されれば（Ｓ１４にてＹＥ
Ｓ）、レイアウト設計データファイルを参照してブロッ
クごとの分割データを作成する。元データファイルに含
まれるレイアウト設計情報７３のうち設計仕様情報８１
をそのまま子データファイルに複写する（Ｓ１６）。次
に、各ブロックに含まれる部品とそのピンとを部品座標
１４３やピン情報１５３（図１０）の座標データに基づ
いて検出し、各部品やピンに関わるネットやサブネット
などの情報を元データファイルから抽出して子データフ
ァイルに移動する（Ｓ１７）。さらに、各部品に関する
ライブラリ情報を元データファイルから子データファイ
ルへ移動する（Ｓ１８）。必要なデータの移動が完了す
れば分割処理を終了する。このようにして、回路を分割
してできた各ブロックに対応する子データファイルを作
成する。なお、各ブロック間の接続関係は、ネット情報
とサブネット情報とによって把握することができる。

【００３１】図１５は、上記図１に示した統合処理プロ
グラム４８の処理の詳細を示すフローチャートである。
キーボード２４（図１）から統合処理プログラム４８の
起動命令が入力されると、各ブロックの子データファイ
ルがそれぞれ読出され（Ｓ２１）、上述したサブネット
情報に基づいて、異なるブロックに含まれるピンとピン
との接続が対応づけられる（Ｓ２２）。各ブロックの論
理的な接続情報を生成した後、ネット情報を統合し（Ｓ
２３）、続いて、部品情報、図形情報、ライブラリ情報
を統合する（Ｓ２４）。データの統合が完了すれば、統
合処理を終了する。

【００３２】上述したように、本実施例の装置１０は、
回路のレイアウト設計データをブロックごとに分割し、
各ブロックについて個別にレイアウト設計作業が行なえ
る。従来は、レイアウト設計データを分割する際には、
論理的な接続情報を維持することができず、各ブロック
の整合性を保つために、設計者に大きな負担がかかって
いた。また、個別に設計したブロックを統合する際に
も、ブロックとブロックとの境界位置の情報を対応づけ
るために、非常に手間がかかっていた。本実施例の装置
１０を用いる場合には、分割してできたブロックの相互
の論理的な接続情報を維持しつつ設計作業を行なう。し
たがって、各ブロックのレイアウト設計を確実に、か
つ、適正に行なうことができ、また、設計作業が終了し
た後、容易にデータを統合することが可能となる。

【００３３】本実施例の構成と上記請求項記載の構成と
の対応について述べる。上記図７（ａ）に示したレイア
ウト設計データの元データファイルが請求項記載の「第
１の格納手段」に対応する。上記図１に示したキーボー
ド２４とマウス２６と画面に表示されるカーソルとが請
求項記載の「指定手段」に対応する。上記図１に示した
ＣＰＵ１２と分割処理プログラム４６とが請求項記載の
「分割手段」に対応する。上記図７（ｂ），（ｃ）に示
した子データファイルと孫データファイルとが請求項記
載の「第２の格納手段」に対応する。上記図１に示した
ＣＰＵ１２と統合処理プログラム４８とが請求項記載の
「統合手段」に対応する。統合処理プログラム４８によ
って統合されたデータファイルが請求項記載の「第３の
格納手段」に対応する。レイアウト設計データのファイ
ル名称が請求項記載の「参照情報」に対応する。上記図
１に示したＣＰＵ１２が請求項記載の「参照手段」に対
応する。

【００３４】なお、本実施例では、上記図１に示したよ
うに回路論理設計システム１１と検証シミュレータシス
テム６０とを回路レイアウト設計支援装置１０の外部に
設ける構成としたが、回路論理設計システム１１と検証
シミュレータシステムの両方またはいずれか一方を外部
記憶装置１８に格納し、回路論理設計処理と検証シミュ
レーションとの両方またはいずれか一方を回路レイアウ
ト設計支援装置１０において実行できるように構成して
もよい。

【００３５】

【発明の効果】以上説明したように、請求項１記載の発
明により、回路の構成を表すための設計情報が分割手段
によって複数の設計情報に分割され、分割してできる回
路のそれぞれの構成を表すための複数の設計情報と各回
路の相互の論理的な接続関係を表すための情報とが生成
されるので、分割指定できた回路の論理的な接続関係を
維持しつつ各回路を個別に設計することができる。

【００３６】さらに、請求項２記載の発明によれば、論
理的な接続関係を表すための情報に基づいて複数の回路
を表すための設計情報が統合手段によって統合されるの
で、個別に設計された複数の回路の設計情報を容易に統
合することができる。

【００３７】また、請求項３記載の発明によれば、設計
情報には、関連する他の設計情報を参照するための参照
情報が含められ、この参照情報を用いて参照手段が関連
する設計情報を参照するので、関連する設計情報を容易
に参照することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による回路レイアウト設計支
援装置の全体構成を示すブロック図である。

【図２】同回路レイアウト設計支援装置におけるデータ
の流れと処理手順とを示すブロック図である。

【図３】同回路レイアウト設計支援装置に入力される回
路論理設計データの一例を示す図である。

【図４】同回路レイアウト設計支援装置におけるレイア
ウト設計データの一例を示す図である。

【図５】同回路レイアウト設計支援装置において分割処
理されたレイアウト設計データの一例を示す図である。

【図６】同回路レイアウト設計支援装置において統合処
理されたレイアウト設計データの一例を示す図である。

【図７】レイアウト設計データファイルの構成を示す模
式図である。

【図８】同レイアウト設計データファイルに含まれる設
計仕様情報の構成を示す模式図である。

【図９】同レイアウト設計データファイルに含まれる接
続情報の構成を示す模式図である。

【図１０】同レイアウト設計データファイルに含まれる
部品情報の構成を示す模式図である。

【図１１】同レイアウト設計データファイルに含まれる
図形情報の構成を示す模式図である。

【図１２】同レイアウト設計データファイルに含まれる
ライブラリ情報の構成を示す模式図である。

【図１３】分割処理プログラムの処理手順を示すフロー
チャートである。

【図１４】分割処理プログラムにおいて回路の分割位置
を指定する様子を示す模式図である。

【図１５】統合処理プログラムの処理手順を示すフロー
チャートである。

【符号の説明】

１０ 回路レイアウト設計支援装置 １２ ＣＰＵ １４ ＲＡＭ １６ ＲＯＭ １８ 外部記憶装置 ２４ キーボード ２６ マウス ４２ ＣＡＤ基本システム ４４ レイアウト設計処理プログラム ４６ 分割処理プログラム ４８ 統合処理プログラム ５０ レイアウト設計データ格納領域 ７３ レイアウト設計情報 ７５ 関連ファイル情報 ８１ 設計仕様情報 ８３ 接続情報 ８５ 部品情報 ８７ 図形情報 ８９ ライブラリ情報

Claims (3)

【特許請求の範囲】
1. 【請求項１】 回路の構成を表すための設計情報を格納
   する第１の格納手段と、 前記第１の格納手段が格納した設計情報が表す回路を分
   割する位置を指定するための指定手段と、 前記指定手段によって指定された位置で前記回路を分割
   してできる複数の回路のそれぞれの構成を表すための複
   数の設計情報と、前記複数の回路の相互の論理的な接続
   関係を表すための情報とを前記第１の格納手段に格納さ
   れた情報に基づいて生成する分割手段と、 前記複数の設計情報と前記論理的な接続関係を表すため
   の情報とを格納する第２の格納手段とを含む、回路設計
   支援装置。
2. 【請求項２】 前記論理的な接続関係を表すための情報
   に基づいて、前記複数の設計情報を統合するための統合
   手段と、 前記統合手段によって統合された設計情報を格納する第
   ３の格納手段とをさらに含む、請求項１記載の回路設計
   支援装置。
3. 【請求項３】 前記設計情報が、他の設計情報を参照す
   るための参照情報を含むことが可能であり、 前記参照情報によって前記複数の設計情報を参照する参
   照手段をさらに含む、請求項１または２のいずれかに記
   載の回路設計支援装置。