JPH077908B2 - パルス遅延回路 - Google Patents
パルス遅延回路Info
- Publication number
- JPH077908B2 JPH077908B2 JP62180116A JP18011687A JPH077908B2 JP H077908 B2 JPH077908 B2 JP H077908B2 JP 62180116 A JP62180116 A JP 62180116A JP 18011687 A JP18011687 A JP 18011687A JP H077908 B2 JPH077908 B2 JP H077908B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- horizontal
- output pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機等のブラウン管面上の所
定位置に正しく映像信号を表示させるための水平同期信
号の遅延回路に関するものである。
定位置に正しく映像信号を表示させるための水平同期信
号の遅延回路に関するものである。
（従来の技術） 従来この種の遅延回路は、被遅延パルス（水平同期信
号）を単安定回路にトリガ入力として印加し、前記単安
定回路の出力パルスを積分した電圧値が一定になるよ
う、前記単安定回路の遅延時間を制御する帰還回路を構
成し、前記単安定回路の出力パルスを微分し波形整形し
た信号を被遅延パルスの遅延出力パルス（遅延された水
平同期信号）としていた。
号）を単安定回路にトリガ入力として印加し、前記単安
定回路の出力パルスを積分した電圧値が一定になるよ
う、前記単安定回路の遅延時間を制御する帰還回路を構
成し、前記単安定回路の出力パルスを微分し波形整形し
た信号を被遅延パルスの遅延出力パルス（遅延された水
平同期信号）としていた。
（発明が解決しようとする問題点） 従来、水平同期信号と垂直同期信号で複合同期信号を作
る時に、垂直同期信号と所定の時間関係にある水平同期
信号の一部が欠落したり、また、水平同期信号の周波数
が大きく変化すると、その遅延回路が帰還回路で構成さ
れているためその次からの水平同期信号に対する遅延制
御量が不適切になり、垂直同期信号終了後の映像信号が
ブラウン管面上で曲がって表示されるという欠点があっ
た。
る時に、垂直同期信号と所定の時間関係にある水平同期
信号の一部が欠落したり、また、水平同期信号の周波数
が大きく変化すると、その遅延回路が帰還回路で構成さ
れているためその次からの水平同期信号に対する遅延制
御量が不適切になり、垂直同期信号終了後の映像信号が
ブラウン管面上で曲がって表示されるという欠点があっ
た。
（発明の目的） 本発明は上述した従来の欠点を解消し、水平同期信号を
遅延させる単安定回路に対する遅延制御量を安定化し、
水平同期信号が一瞬乱れても、その次の水平同期信号か
らは正しく遅延制御が行われ、映像信号がブラウン管面
上に正しく表示されることを目的とするものである。
遅延させる単安定回路に対する遅延制御量を安定化し、
水平同期信号が一瞬乱れても、その次の水平同期信号か
らは正しく遅延制御が行われ、映像信号がブラウン管面
上に正しく表示されることを目的とするものである。
（発明の構成） 本発明は、上記目的を達成するため、複数の単安定回路
を用いて水平同期信号を約１周期遅延させるパルス遅延
回路に於いて、前記水平同期信号の周期（Ｔ）で出力パ
ルス（T1）を出力する第１の単安定回路と、前記出力パ
ルス（T1）に基づきＴ＝T1＋T2の関係を保つ出力パルス
（T2）を出力する第２の単安定回路と、前記出力パルス
（T2）を波形整形する波形整形回路と、前記波形整形さ
れた出力パルス（T2）で駆動される水平発振回路と、前
記水平発振回路の出力パルスで駆動され一定の遅延量を
もつ水平ドライバパルス（T3）を出力する水平ドライブ
回路と、前記水平ドライブパルス（T3）で駆動されるそ
れぞれの水平偏向回路および前記出力パルス（T1）と同
じパルス幅の出力パルス（T1′）を出力する所定の時定
数をもつ第３の単安定回路と、前記出力パルス（T1′）
を積分した積分電圧（ｆ）を定められた電圧（ｅ）と同
一となるように遅延制御を行い、かつ前記出力パルス
（T1′）と前記出力パルス（T1）の比率関係（T1′/
T1）が一定となるようにする所定の時定数をもつ前記第
１および第２の単安定回路に帰還回路を介して同時に演
算出力を加える演算増幅器とからなり、前記演算増幅器
により前記第１および第２の単安定回路の出力パルスの
和（T1＋T2）が前記水平同期信号の周期（Ｔ）と一定の
遅延比率（T1＋T2/T）となるようにしたことを特徴とす
る。
を用いて水平同期信号を約１周期遅延させるパルス遅延
回路に於いて、前記水平同期信号の周期（Ｔ）で出力パ
ルス（T1）を出力する第１の単安定回路と、前記出力パ
ルス（T1）に基づきＴ＝T1＋T2の関係を保つ出力パルス
（T2）を出力する第２の単安定回路と、前記出力パルス
（T2）を波形整形する波形整形回路と、前記波形整形さ
れた出力パルス（T2）で駆動される水平発振回路と、前
記水平発振回路の出力パルスで駆動され一定の遅延量を
もつ水平ドライバパルス（T3）を出力する水平ドライブ
回路と、前記水平ドライブパルス（T3）で駆動されるそ
れぞれの水平偏向回路および前記出力パルス（T1）と同
じパルス幅の出力パルス（T1′）を出力する所定の時定
数をもつ第３の単安定回路と、前記出力パルス（T1′）
を積分した積分電圧（ｆ）を定められた電圧（ｅ）と同
一となるように遅延制御を行い、かつ前記出力パルス
（T1′）と前記出力パルス（T1）の比率関係（T1′/
T1）が一定となるようにする所定の時定数をもつ前記第
１および第２の単安定回路に帰還回路を介して同時に演
算出力を加える演算増幅器とからなり、前記演算増幅器
により前記第１および第２の単安定回路の出力パルスの
和（T1＋T2）が前記水平同期信号の周期（Ｔ）と一定の
遅延比率（T1＋T2/T）となるようにしたことを特徴とす
る。
（作 用） 本発明は上述した構成により、一定な遅延量をもつ水平
ドライブパルス等により駆動される第３の単安定回路の
出力パルスを用いることによって水平同期信号の遅延を
行なう第１および第２の単安定回路に対し安定な遅延制
御を行なうことができる。
ドライブパルス等により駆動される第３の単安定回路の
出力パルスを用いることによって水平同期信号の遅延を
行なう第１および第２の単安定回路に対し安定な遅延制
御を行なうことができる。
（実施例） 第１図は本発明の一実施例の回路ブロック図を示し、第
２図は第１図の各部ライン上の波形を示すものである。
第１図の1,2および７はそれぞれ第1,第２および第３の
単安定回路であり、単安定回路１は水平同期信号（第２
図a:周期Ｔ）でトリガされ、時定数素子R1,C1の充放電
時間による出力パルス（第２図b:パルス幅T1）を出力す
る。単安定回路２は出力パルスｂを微分素子R2,C2で微
分したパルスでトリガされ、時定数素子R3,C3の充放電
時間による出力パルス（第２図c:パルス幅T2）を得るが
Ｔ＝T1＋T2の関係を保つ。次に前記出力パルスＣが波形
整形回路３で整形した出力パルスでもって水平発振回路
４がトリガされ、水平ドライブ回路５を起動して得られ
た水平ドライブパルス（第２図d:一定の遅延量をもつパ
ルス幅T3）が第３の単安定回路７をトリガする。これも
時定数素子R5,C5により出力パルス（第２図g:パルス幅
Ｔ′１＝T1）を得て、積分素子R4,C4へ供給する。８は
演算増幅器で（＋）端子に出力パルス（第２図ｇ）の積
分電圧（第２図ｆ）が、また（−）端子に電圧（第２図
ｅ）が加えられ、電圧ｆが電圧ｅと同一となるよう動作
し、第１および第２の単安定回路1,2に対する遅延制御
を行なう。
２図は第１図の各部ライン上の波形を示すものである。
第１図の1,2および７はそれぞれ第1,第２および第３の
単安定回路であり、単安定回路１は水平同期信号（第２
図a:周期Ｔ）でトリガされ、時定数素子R1,C1の充放電
時間による出力パルス（第２図b:パルス幅T1）を出力す
る。単安定回路２は出力パルスｂを微分素子R2,C2で微
分したパルスでトリガされ、時定数素子R3,C3の充放電
時間による出力パルス（第２図c:パルス幅T2）を得るが
Ｔ＝T1＋T2の関係を保つ。次に前記出力パルスＣが波形
整形回路３で整形した出力パルスでもって水平発振回路
４がトリガされ、水平ドライブ回路５を起動して得られ
た水平ドライブパルス（第２図d:一定の遅延量をもつパ
ルス幅T3）が第３の単安定回路７をトリガする。これも
時定数素子R5,C5により出力パルス（第２図g:パルス幅
Ｔ′１＝T1）を得て、積分素子R4,C4へ供給する。８は
演算増幅器で（＋）端子に出力パルス（第２図ｇ）の積
分電圧（第２図ｆ）が、また（−）端子に電圧（第２図
ｅ）が加えられ、電圧ｆが電圧ｅと同一となるよう動作
し、第１および第２の単安定回路1,2に対する遅延制御
を行なう。
次に本実施例の動作を説明する。水平同期信号ａが供給
されると第１および第２の単安定回路1,2が時定数素子R
1,C1およびR3,C3のタイミングで動作し、出力パルスｂ
およびｃを得る。そのパルス幅の和T1＋T2は水平同期信
号の１周期Ｔと同じとする。ついで出力パルスＣが波形
整形回路３で整形され、その出力パルスで水平発振回路
４が動作する。この回路４の出力パルスが水平ドライブ
回路５に加えられ、一定の遅延量をもつ水平ドライブパ
ルスｄで水平偏向回路６に供給すると共に、第３の単安
定回路７をトリガする。単安定回路７は時定数素子R5,C
5のタイミングで動作し出力パルスｇを得て、積分素子R
4,C4で電圧ｆを得る。これは演算増幅器８の（＋）端子
に入力され、（−）端子に加えられた電圧ｅと同一とな
るよう演算処理を行なう。
されると第１および第２の単安定回路1,2が時定数素子R
1,C1およびR3,C3のタイミングで動作し、出力パルスｂ
およびｃを得る。そのパルス幅の和T1＋T2は水平同期信
号の１周期Ｔと同じとする。ついで出力パルスＣが波形
整形回路３で整形され、その出力パルスで水平発振回路
４が動作する。この回路４の出力パルスが水平ドライブ
回路５に加えられ、一定の遅延量をもつ水平ドライブパ
ルスｄで水平偏向回路６に供給すると共に、第３の単安
定回路７をトリガする。単安定回路７は時定数素子R5,C
5のタイミングで動作し出力パルスｇを得て、積分素子R
4,C4で電圧ｆを得る。これは演算増幅器８の（＋）端子
に入力され、（−）端子に加えられた電圧ｅと同一とな
るよう演算処理を行なう。
上述したことから分かるように第３の単安定回路７の出
力パルスｇと第１の単安定回路１の出力パルスｂとは第
２図から両者の比率関係（Ｔ′1/T1）は一定となるよう
にしておくことによって、第３の単安定回路７の出力パ
ルスを第１および第２の単安定回路1,2に演算増幅器８
から遅延制御量として加えられることにより、それぞれ
遅延比率関係（T1/T2）が崩れることなく水平同期信号
ａは遅延される。また、水平同期信号ａの周期Ｔが変化
すると第３の単安定回路７の積分電圧ｆが変化し、
（−）端子の電圧ｅと同一となるよう演算増幅器８が動
作し、第１および第２単安定回路1,2への制御電圧が変
化し、水平同期信号ａの遅延される１周期（Ｔ）当りの
比率（T1/T）および（T2/T）も一定に保たれ、したがっ
て（T1/T2）も一定に保たれる。これで第２の単安定回
路２の出力パルスＣは水平同期信号ａに対し常に一定の
遅延比率（T1＋T2/T）となる。
力パルスｇと第１の単安定回路１の出力パルスｂとは第
２図から両者の比率関係（Ｔ′1/T1）は一定となるよう
にしておくことによって、第３の単安定回路７の出力パ
ルスを第１および第２の単安定回路1,2に演算増幅器８
から遅延制御量として加えられることにより、それぞれ
遅延比率関係（T1/T2）が崩れることなく水平同期信号
ａは遅延される。また、水平同期信号ａの周期Ｔが変化
すると第３の単安定回路７の積分電圧ｆが変化し、
（−）端子の電圧ｅと同一となるよう演算増幅器８が動
作し、第１および第２単安定回路1,2への制御電圧が変
化し、水平同期信号ａの遅延される１周期（Ｔ）当りの
比率（T1/T）および（T2/T）も一定に保たれ、したがっ
て（T1/T2）も一定に保たれる。これで第２の単安定回
路２の出力パルスＣは水平同期信号ａに対し常に一定の
遅延比率（T1＋T2/T）となる。
また、水平発振回路４の出力パルスｄは水平同期信号に
比べて安定しており、水平同期信号ａが欠落したり、非
常に大きく崩れて一瞬同期信号が乱れても、その直後の
水平同期信号は正しく遅延させることができる。
比べて安定しており、水平同期信号ａが欠落したり、非
常に大きく崩れて一瞬同期信号が乱れても、その直後の
水平同期信号は正しく遅延させることができる。
上記説明に於いて、水平発振回路４から出力される水平
ドライブパルスの他、フライバックトランスによるパル
ス、水平出力トランジスタのコレクタからのパルス等の
如く、安定なパルス（第２図ｄのT3）が得られるような
ものであればよい。
ドライブパルスの他、フライバックトランスによるパル
ス、水平出力トランジスタのコレクタからのパルス等の
如く、安定なパルス（第２図ｄのT3）が得られるような
ものであればよい。
（発明の効果） 以上述べたように本発明は、水平同期信号（周波数）が
変化しても、常に一定の遅延量をもつ水平ドライブパル
スによってトリガされる第３の単安定回路およびその演
算増幅器の出力により、第１および第２の単安定回路の
動作タイミングを制御して一定の比率で遅延させること
ができる。したがって水平同期信号の欠落や乱れ等があ
っても支障なくブラウン管面上に映像信号を表示するこ
とができる。
変化しても、常に一定の遅延量をもつ水平ドライブパル
スによってトリガされる第３の単安定回路およびその演
算増幅器の出力により、第１および第２の単安定回路の
動作タイミングを制御して一定の比率で遅延させること
ができる。したがって水平同期信号の欠落や乱れ等があ
っても支障なくブラウン管面上に映像信号を表示するこ
とができる。
第１図は本発明の一実施例の回路ブロック図、第２図は
第１図の各部ラインの波形図である。 １……第１の単安定回路、２……第２の単安定回路、３
……波形整形回路、４……水平発振回路、５……水平ド
ライブ回路、６……水平偏向回路、７……第３の単安定
回路、８……演算増幅器。
第１図の各部ラインの波形図である。 １……第１の単安定回路、２……第２の単安定回路、３
……波形整形回路、４……水平発振回路、５……水平ド
ライブ回路、６……水平偏向回路、７……第３の単安定
回路、８……演算増幅器。
Claims (1)
- 【請求項１】複数の単安定回路を用いて水平同期信号を
約１周期遅延させるパルス遅延回路に於いて、前記水平
同期信号の周期（Ｔ）で出力パルス（T1）を出力する第
１の単安定回路と、前記出力パルス（T1）に基づきＴ＝
T1＋T2の関係を保つ出力パルス（T2）を出力する第２の
単安定回路と、前記出力パルス（T2）を波形整形する波
形整形回路と、前記波形整形された出力パルス（T2）で
駆動される水平発振回路と、前記水平発振回路の出力パ
ルスで駆動され一定の遅延量をもつ水平ドライブパルス
（T3）を出力する水平ドライブ回路と、前記水平ドライ
ブパルス（T3）で駆動されるそれぞれの水平偏向回路お
よび前記出力パルス（T1）と同じパルス幅の出力パルス
（T1′）を出力する所定の時定数をもつ第３の単安定回
路と、前記出力パルス（T1′）を積分した積分電圧
（ｆ）を定められた電圧（ｅ）と同一となるように遅延
制御を行い、かつ前記出力パルス（T1′）と前記出力パ
ルス（T1）の比率関係（T1′/T1）が一定となるように
する所定の時定数をもつ前記第１および第２の単安定回
路に帰還回路を介して同時に演算出力を加える演算増幅
器とからなり、前記演算増幅器により前記第１および第
２の単安定回路の出力パルスの和（T1＋T2）が前記水平
同期信号の周期（Ｔ）と一定の遅延比率（T1＋T2/T）と
なるようにしたことを特徴とするパルス遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62180116A JPH077908B2 (ja) | 1987-07-21 | 1987-07-21 | パルス遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62180116A JPH077908B2 (ja) | 1987-07-21 | 1987-07-21 | パルス遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6424623A JPS6424623A (en) | 1989-01-26 |
| JPH077908B2 true JPH077908B2 (ja) | 1995-01-30 |
Family
ID=16077698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62180116A Expired - Fee Related JPH077908B2 (ja) | 1987-07-21 | 1987-07-21 | パルス遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077908B2 (ja) |
-
1987
- 1987-07-21 JP JP62180116A patent/JPH077908B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6424623A (en) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043813A (en) | Display locked timing signals for video processing | |
| US4490741A (en) | Synchronization signal stabilization for video image overlay | |
| JPH077908B2 (ja) | パルス遅延回路 | |
| US5760839A (en) | Horizontal synchronizing apparatus | |
| JP2714112B2 (ja) | テレビジョン受像機 | |
| KR920004562B1 (ko) | 위상조정회로 | |
| US5786867A (en) | Video control signal generator for processing digital video signal | |
| US4682226A (en) | Monostable multivibrator for video display | |
| JPH039427Y2 (ja) | ||
| US3974420A (en) | Deflection apparatus | |
| JPS6053985B2 (ja) | 垂直同期装置 | |
| JPH0130226Y2 (ja) | ||
| JPS5855439Y2 (ja) | 音声波形表示装置 | |
| JPH0354781Y2 (ja) | ||
| KR910006315Y1 (ko) | 모니터의 화면 분할회로 | |
| JPS5818363Y2 (ja) | 同期信号発生回路 | |
| JP2532623B2 (ja) | パイロットバ―ストゲ―トパルス発生装置 | |
| JPS6035325Y2 (ja) | 面画表示の位置決めパルス発生回路 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JP2605441B2 (ja) | 垂直期間パルス出力装置 | |
| KR880000809Y1 (ko) | 스텝신호 발생장치 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JPS609373U (ja) | 画面位相調整装置 | |
| JPH0521389B2 (ja) | ||
| JPH07118775B2 (ja) | 偏向制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |